Návrh a realizácia autonómneho modulu pre šifrovanie údajov z ISDN rozhrania

Transcription

1 Slovenská technická univerzita v Bratislave Fakulta elektrotechniky a informatiky Katedra informatiky a výpočtovej techniky Študijný odbor: Informatika Návrh a realizácia autonómneho modulu pre šifrovanie údajov z ISDN rozhrania Diplomová práca ASMI Autonómny šifrovací modul ISDN Vedúci diplomového projektu: Ing. Peter Gramata, CSc. Pedagogický vedúci: Doc. Ing. Ladislav Hudec, CSc. Dátum odovzdania: Máj 2003 Šk. rok: 2002 / 2003 Autor: Timotej Török toroktim@decef.elf.stuba.sk

2

3

4

5 Čestné prehlásenie Čestne prehlasujem, že diplomovú prácu Návrh a realizácia autonómneho modulu pre šifrovanie údajov z ISDN rozhrania som vypracoval samostatne a uviedol som všetku literatúru, z ktorej som čerpal. V Bratislave 13. mája 2003 Bc. Timotej Török

6

7 ANOTÁCIA Slovenská technická univerzita v Bratislave Fakulta elektrotechniky a informatiky Študijný odbor: Informatika Autor: Bc. Timotej Török Diplomová práca: NÁVRH A REALIZÁCIA AUTONÓMNEHO MODULU PRE ŠIFROVANIE ÚDAJOV Z ROZHRANIA ISDN Vedúci diplomovej práce: Ing. Peter Gramata, CSc. Pedagogický vedúci diplomovej práce: Doc. Ing. Ladislav Hudec, CSc. Máj 2003 Táto práca sa zaoberá vývojom špeciálneho zariadenia ASMI (Autonómny šifrovací modul ISDN), ktoré je schopné zabezpečiť komunikáciu medzi dvoma účastníkmi siete ISDN šifrovaním. ASMI sa inštaluje medzi pôvodné zariadenia a sieť ISDN. Poskytované služby siete ISDN a ich kvalita sa inštaláciou ASMI nemení. V tejto práci je navrhnutý prototyp opísaného zariadenia ASMI, ktorý je schopný reálneho použitia pre základný prístup do siete ISDN, s kanálovou štruktúrou 2B+D. Návrh je pritom zameraný na samotný spôsob šifrovania a jeho implementácia do polozákazníckeho obvodu typu FPGA. Tento obvod je včlenený do navrhnutého počítačového systému, ktorý je rozšíriteľný. Systém je vybavený dvojitým prístupom k S/T rozhraniu siete ISDN. Použitý šifrovací algoritmus je AES (Advanced Encryption Standard), ktorý je samostane navrhnutý a implementovaný, pod názvom Mini-jadro AES. Je to teda všeobecne použiteľné VHDL jadro aj pre iné aplikácie.

8

9 ANNOTATION Slovak University of Technology Bratislava Faculty of Electrical Engineering and Information Technology Degree Course: Informatics Author: Bc. Timotej Török Diploma thesis: DESIGN AND IMPLEMENTATION OF AUTONOMOUS MODULE FOR DATA ENCRYPTION ON ISDN INTERFACE Diploma thesis supervisor: Ing. Peter Gramata, CSc. Diploma thesis edifying supervisor: Doc. Ing. Ladislav Hudec, CSc. May 2003 The aim of this thesis is development of a special device ASMI Autonomous Enciphering Module for ISDN, to securing communication between two parties of an ISDN network by means of enciphering mechanisms. ASMI is installed between ISDN network and an original device. ISDN services and their quality are not changed after installation of ASMI. In this thesis prototype of mentioned device ASMI is designed, which is being used on an ISDN network with the Basic Rate Access and with channel structure 2B+D. For all that, the design is aimed to encryption techniques and their implementation in a FPGA (Field Programmable Gate Array) circuit. This circuit is integrated in to designed fullvalue expandable computer system. The system is equipped with two accesses to S/T interfaces of ISDN network. The used enciphering algorithm is AES The Advanced Encryption Standard, which was independently designed and implemented under name "Mini-jadro AES". It can be used as a VHDL core for general application also in another systems.

10

11 Autonómny šifrovací modul ISDN xi OBSAH ZOZNAM POUŽITÝCH SKRATIEK... 1 SLOVNÍK POUŽITÝCH POJMOV ÚVOD BEZPEČNOSŤ V PROSTREDÍ ISDN Prostredie ISDN Používateľské rozhranie UNI Referenčné konfigurácie Kanálová štruktúra BRA Účastnícka signalizácia DSS Šifrovacie protokoly ARCHITEKTONICKÝ NÁVRH ASMI Vymedzenie funkcie Funkčný model Prípady použitia Transparentné zabezpečenie Netransparentné zabezpečenie Všeobecná štruktúra ASMI Ciele Návrh počítačového systému APS Možnosti toku údajov pri šifrovaní Šifrovací protokol ISP1B TECHNICKÉ PROSTRIEDKY ASMI Doska zdroja APS-Z Oživenie Doska procesora APS-P Oživenie Doska prístupu na ISDN a obvod Xilinx APS-IX Oživenie SOFTVÉROVÁ VÝBAVA ASMI Nutné softvérové súčasti Spôsob manažmentu ITERAČNÉ MINI-JADRO AES Základné požiadavky Stručný opis algoritmu AES Definícia rozhrania Štruktúra Implementácia a jej výsledky Overenie funkčnosti Poznámky k implementácii... 46

12 xii Autonómny šifrovací modul ISDN 7 ISDN ŠIFROVACÍ MODUL XILINX ISMX Základná predstava Šifrovací algoritmus Správa kľúčov Vnútorná štruktúra Rozhranie ISA Priorita požiadaviek a ich začlenenie do druhov Rozhranie IOM Pamäť kontextu a pamäť kľúčov Použitie kanálov ISMX Opis implementácie Entita isa_interface Entita dev_module Preklad do obvodu Xilinx Spartan-II XC2S Dosiahnuté výsledky Testovanie Vytvorenie testovacích vzoriek Plán testovania Pomocné TCL skripty pre účely testovania Test ZÁVER POUŽITÁ LITERATÚRA...79 PRÍLOHA: A OBSAH ELEKTRONICKÉHO MÉDIA...87 B SÚVIS S DIPLOMOVÝM PROJEKTOM...89 C SIMULÁCIA MINI-JADRA AES...91 D ISMX...93 D.1 Opis použitých signálov ISA zbernice v ISMX...93 D.2 Simulácia testu...94 E PROGRAM C_AES...97 F APS VÝROBNÉ PODKLADY...99 F.1 Zoznam použitých súčiastok...99 F.1.1 Doska APS-Z...99 F.1.2 Doska APS-P...99 F.1.3 Doska APS-IX F.2 Schémy zapojenia a plošné spoje...103

13 Autonómny šifrovací modul ISDN xiii Zoznam použitých obrázkov Obr. 2-1 Schéma možnej konfigurácie na UNI... 7 Obr. 2-2 Sled signalizačných správ pri zostavovaní spojenia... 9 Obr. 2-3 Sled signalizačných správ pri rušení spojenia Obr. 2-4 Vrstvový model ISDN z hľadiska šifrovania Obr. 3-1 Všeobecná referenčná konfigurácia ASMI a jej začlenenie na UNI Obr. 3-2 Zjednodušený funkčný model ASMI pre transparentné zabezpečenie Obr. 3-3 Pôvodná konfigurácia ISDN zariadení vo firme A Obr. 3-4 Konfigurácia ISDN zariadení vo firme A po inštalácii ASMI Obr. 3-5 Funkcia transparentného ASMI Obr. 3-6 Schéma zabezpečeného telefonického spojenia z firmy A do firmy B Obr. 3-7 Utajený Ethernet-ový most cez sieť ISDN Obr. 3-8 Merací systém s GPIB meracou technikou Obr. 3-9 Zabezpečené vzdialené prepojenie zberníc GPIB Obr Všeobecná štruktúra ASMI Obr Začlenenie všeobecnej štruktúry ASMI do počítačového systému Obr Základná bloková schéma ASMI počítačového systému - APS Obr Tok údajov pri šifrovaní cez ISMX - možnosť A Obr Tok údajov pri šifrovaní - možnosť B Obr. 5-1 Odporúčaný obsah pamäti FLASH Obr. 6-1 Matica S stavu algoritmu AES Obr. 6-2 Znázornenie funkcie ShiftRows Obr. 6-3 Bity bajtu B stavu algoritmu Obr. 6-4 Konštanta Rcon Obr. 6-5 Pseudo kód algoritmu AES pre šifrovanie Obr. 6-6 Rozhranie Mini-jadra AES Obr. 6-7 Typický sled signálov pri použití Mini-jadra AES Obr. 6-8 Stavový automat Mini-jadra AES Obr. 6-9 Podrobná schéma Mini-jadra AES bez riadiacej logiky Obr Základná hierarchia VHDL entít v implementácii Mini-jadra AES Obr Schéma pre číslovanie bajtov a bitov textu alebo kľúča Obr. 7-1 Kanálová štruktúra ISMX - 2 šifrovacie a 2 dešifrovacie kanále Obr. 7-2 Schéma začlenenia ISMX do ASMI Obr. 7-3 Schéma šifrovania a dešifrovania kanála ISMX mód CFB

14 xiv Autonómny šifrovací modul ISDN Obr. 7-4 Vnútorná štruktúra ISMX...51 Obr. 7-5 I/O priestor zbernice ISA pre ISMX...52 Obr. 7-6 Sada 8 bitových ISA registrov ISMX...53 Obr. 7-7 Priebeh niektorých signálov zbernice IOM-2 obvodu IPAC-X...57 Obr. 7-8 Mapa pamäte kontextu a mapa pamäte kľúčov obsiahnutá v ISMX...58 Obr. 7-9 Rozloženie bajtov hôdnôt IV, VK, EK alebo MK v pamätiach...58 Obr Zriadenie šifrovaného kanála ISMX...59 Obr Zrušenie šifrovaného kanála ISMX...60 Obr Alternatíva čakania na požadovaný prostriedok...61 Obr Schéma použitia ISMX kanála...61 Obr Zjednodušená hierarchia VHDL entít ISMX...63 Obr Stavový automat ISMX (VHDL entita dev_masterfsm)...65 Obr Schéma posunutia bajtov vstupného textu entitou reg_shift Obr Vnútorné riešenie registrov ISMX kanálov v entite dev_chregs...67 Obr Funkcia isa_write v jazyku TCL...73 Obr Časť zo záznamu testu (ismx_timesim.log)...74 Obr Test ISMX - TCL skript ismx_sim.do...75

15 Autonómny šifrovací modul ISDN xv Zoznam použitých tabuliek Tab. 6-1 Definícia zadania úlohy Mini-jadru AES Tab. 7-1 Zadanie úlohy Mini-jadru AES podľa druhu požiadavky Tab. 7-2 Testovacie vektory pre kanál ISMX... 72

16

17 Autonómny šifrovací modul ISDN 1 ZOZNAM POUŽITÝCH SKRATIEK 2B+D 2 B channel + 1 D channel AES Advanced Encryption Standard ASCII American Standard Code for Information Interchange ATM Asynchronous Transfer Mode B Bearer channel BIOS Basic Input Output System BRA Basic Rate Access CBC Cipher Block Chaining CCS7 Common Signalling System No. 7 CFB Cipher Feedback CPU Central Processing Unit CRC Cyclic Redundancy Check CSMA/CD Carrier Sense Multiple Access / Collision Detection method D Delta channel DES Data Encrytion Standard DSS1 Digital Subscriber Signalling System No. 1 ECB Electronic Codebook EEPROM Electricaly Eraseable Programable Read Only Memory ET Exchange Termination FPGA Field Programmable Logic Aray FSM Finite State Machine GPIB General Purpose Interface Bus (norma IEE-488) HDLC High Level Data Link Control I/O Input/Output IOM-2 ISDN Oriented Modullar Bus 2 IP Internet Protocol IPAC-X ISDN PC Adapter Circuit extended ISA Industry Standard Architecture ISDN Integrated Service Digital Network ISMX ISDN šifrovací modul XILINX ISP ISDN Security Protocol kbps 1000 bits per second LAN Local Area Network LAPB Link Access Procedure on the B channel LAPD Link Access Procedure on the D channel LSB Least Significant Bit/s LT Line Termination LT-S Line Termination Subscriber side LT-T Line Termination Trunk side

18 2 Autonómny šifrovací modul ISDN MAC Medium Access Control MSB Most Significant Bit/s NT Network Termination OFB Output Feedback OSI Open System Interconnection PBX Private Branche Exchange PC Personal Computer PCI Peripheral Component Interconnet PLD Programmable Logic Device PLL Phase Locked Loop PRM Protocol Reference Model RAM Random Access Memory RJ-45 Registered Jack 45 RM Reference Model SBOX Substitute Box SDRAM Synchronous Dynamic RAM SMD Surface Mount Technology TA Terminal Adapter TCL Tool Command Language TCP Transfer Control Protocol TE Terminal Equipment TEI Terminal Endpoint Identifier UCF User Constraint File UNI User Network Interface USA United States of America USB Universal Synchronous Bus X.25 Packet Switched Protocol

19 Slovník použitých pojmov 3 SLOVNÍK POUŽITÝCH POJMOV Basic Rate Access ISDN Základný prístup pre ISDN sú 2 B kanály 64kbps a 1 D kanál 16kbps (2B+D). Ethernet Počítačová sieť s možnosťou prepojenia viacerých staníc na pasívnej zbernici. Pre prístup na zbernicu je použitá metóda CSMA/CD. Firewall (Bezpečnostná brána) Zariadenie, ktoré chráni vnútornú počítačovú sieť od prienikov z vonkajších pripojených sietí. IPsec Bezpečnostný protokol pre protokol IP (Internet Protocol) pracujúci na sieťovej vrstve. ISDN Digitálna sieť služieb, ktorá zabezpečuje digitálne spojenie medzi rozhraniami používateľ/sieť (UNI). Network Bridge (Sieťový most) Umožňuje prepojiť dve lokálne počítačové siete na linkovej úrovni. Dokáže rozpoznať MAC adresy. Nevnáša do počítačových sietí zbytočnú záťaž. oktet pojem pre jeden bajt alebo 8 bitov používaný v terminológii ISDN Primary Rate Access ISDN Primárny prístup pre ISDN je 30 B kanálov po 64kbps a 1 D kanál 64kbps. pull-down často používaný pojem pre priradenie logickej hodnoty "0" danému signálu rezistorom zapojeným z tohto signálu na napätie predstavujúce túto hodnotu (napríklad 0V). pull-up často používaný pojem pre priradenie logickej hodnoty "1" danému signálu rezistorom zapojeným z tohto signálu na napätie predstavujúce túto hodnotu (napríklad 3.3V). RS-232 Jednoduché sériové asynchrónne rozhranie. S/T transceiver Vysielač a prijímač na S/T rozhraní siete ISDN. User Network Interface Rozhranie medzi terminálovým zakončením a zakončením siete ISDN

20

21 1 Úvod 5 1 ÚVOD Za posledné obdobie je možné zaregistrovať zreteľný dopyt po bezpečnostných službách. Tieto sú vyžadované v podstate pri každej interakcii s elektronickými systémami. Napríklad elektronické bankovníctvo je dnes už bežne používané. Je to však najmä preto, že za pomoci najrôznejších bezpečnostných metodík sa dosiahla vysoká bezpečnosť, ktorá vyhovuje požiadavkám používateľov. Naproti tomu, dnes poskytované telekomunikačné služby sú len minimálne zabezpečené. Najmä pokiaľ sa jedná o pevné siete operátorov, a to ako analógové, tak i digitálne. Odpočúvanie telefonických hovorov je dnes jednoducho realizovateľné, a to bez špeciálnej techniky. Je tu preto priestor pre riešenie bezpečnosti poskytovaných telekomunikačných služieb. Táto práca je zameraná na riešenie bezpečnosti poskytovaných služieb Integrovanou sieťou digitálnych služieb (ISDN Integrated Services for Digital Networks). Cieľom je navrhnúť prototyp autonómneho zariadenia, ktoré v konečnom dôsledku používateľ bude môcť použiť pre zabezpečenie svojej komunikácie cez sieť ISDN. Pričom sa predpokladá, že takéto zariadenie bude vlastniť aj komunikujúci partner. Okrem toho je cieľom navrhnúť zariadenie tak, aby bolo prehľadné a jeho štruktúra prístupná všetkým potenciálnym záujemcom. Sleduje sa tým nemožnosť vložiť do zariadenia spôsob pre jednoduché narušenie bezpečnosti (angl. back-door). Potom je takéto zariadenie vhodné aj pre potreby vládneho charakteru. Pod zabezpečením komunikácie cez sieť ISDN je potrebné rozumieť takú zmenu prenášaných dát medzi používateľom a poskytovateľom siete ISDN, ktorá zamedzí ich zrozumiteľnosti tretej strane. To je možné pomocou šifrovania. Možné techniky a spôsoby zabezpečenia v prostredí ISDN sú opísané v kap. 2 na báze šifrovacích protokolov. Navrhované zariadenie má pracovný názov ASMI Autonómny šifrovací modul ISDN. Je to pomerne komplexné zariadenie, ktoré si vyžaduje značnú pozornosť pri jeho návrhu. Architektonický návrh ASMI je rozdelený do niekoľkých častí v kap. 3. V prvom rade je potrebné vymedziť funkciu ASMI a opísať základný funkčný model t.j. analyzovať ASMI. Na základe toho sú vypracované prípady použitia. V kap. 3.4 je identifikovaná všeobecná štruktúra ASMI. Táto štruktúra je realizovateľná počítačovým systémom nazvaným APS, ktorého návrh je v nasledujúcej kapitole. Tok údajov pri šifrovaní v ASMI je veľmi dôležitý a jeho základné možnosti sú uvedené v kap Spôsobov šifrovania komunikácie v sieti ISDN je niekoľko. Pre ASMI bol zvolený jeden spôsob šifrovania, ktorý je opísaný v kap Počítačový systém APS sa skladá z niekoľkých častí. Technické prostriedky sú podrobne opísané v kap. 4. Softvérová výbava takéhoto systému je opísaná v kap. 5. Najdôležitejšou časťou tohto systému je samotné šifrovanie, ktoré je riešené polozákazníckym obvodom typu FPGA. Program pre tento obvod je nazvaný ISMX. Je pomerne komplexný a podrobne opísaný v kap. 7. Pre šifrovanie v ISMX bol zvolený moderný šifrovací algoritmus AES [9], ktorého implementácia si vyžiadala návrh a implementáciu Mini-jadra AES opísaného v kap. 6. Na tomto mieste chcem poďakovať Ing. Petrovi Gramatovi, CSc. za morálnu podporu a vecné rady, ktoré mi počas tvorby tejto práce poskytol. Veľmi si toho vážim.

22

23 2 Bezpečnosť v prostredí ISDN 7 2 BEZPEČNOSŤ V PROSTREDÍ ISDN 2.1 Prostredie ISDN Používateľské rozhranie UNI Používateľské rozhranie UNI (User Network Interface) je vo všeobecnosti určené pre modulárne pripájanie rôznych zariadení k ISDN sieti. Podporuje univerzálnosť v zmysle možnosti pripojenia rôznych aplikačných zariadení. Pri opise UNI musíme rozlíšiť tieto základné pojmy [17]: Referenčné konfigurácie sú koncepčné konfigurácie vhodné na identifikáciu rôznych fyzických používateľských prístupov k ISDN. Na definíciu referenčných konfigurácií sú použité dva základné koncepty referenčné body a funkčné skupiny. Funkčné skupiny sú množiny funkcií, ktoré môžu byť vyžadované na používateľskom prístupe k ISDN. V konkrétnom zariadení nemusia byť prítomné všetky funkcie z danej funkčnej skupiny a tiež nie všetky funkcie musia byť vykonávané v jednom fyzickom prístroji. Referenčné body sú koncepčné body, ktoré oddeľujú funkčné skupiny. V konkrétnom zariadení môžu referenčné body zodpovedať fyzickým rozhraniam medzi prístrojmi, alebo nemusia byť fyzickými rozhraniami Referenčné konfigurácie Referečný model ISDN sa skladá z referenčných bodov a funkčných skupín, ako je zobrazené na obr Referenčné body R S T U V TE2 Terminal Equipment 2 TA Terminal Adapter TE1 Terminal Equipment 1 NT2 Network Termination 2 OSI Layer 2-3 NT1 Network Termination 1 OSI Layer 1 LT Line Termination OSI Layer 1 ET Exchange Termination Strana používateľa Strana poskytovateľa Obr. 2-1 Schéma možnej konfigurácie na UNI Funkčné skupiny definujú skupinu úloh, ktoré majú jednotlivé zariadenia vykonávať. Nasleduje krátky opis jednotlivých funkčných skupín a referenčných bodov, aby sme mohli dobre vymedziť včlenenie ASMI na UNI.

24 8 Autonómny šifrovací modul ISDN TE2 je terminálové zariadenie, ktoré má vlastné rozhranie nezávislé na ISDN. TA je terminálový adaptér, ktorý zabezpečuje konverziu rozhrania v bode R na rozhranie štandardné pre ISDN. TE1 je terminálové zariadenie priamo pripojiteľné do referečných bodov S alebo T. NT1 ukončuje fyzické rozhranie ISDN. Zakončuje vodiče z ústredne ISDN na strane používateľa, resp. konvertuje signály z bodu U pre bod S/T na RM OSI vrstve 1. NT2 ukončuje sieťové rozhranie ISDN na RM OSI vrstve 2 a 3. Príkladom môže byť pobočková ústredňa, ktorá zabezpečuje konverziu PRA na BRA. R rozhranie iné ako štandardné ISDN rozhranie (napr. USB, RS232,...) S rozhranie medzi terminálovým adaptérom (zariadením) a NT2 T rozhranie medzi NT1 a NT2. Toto rozhranie je funkčne ekvivaletné s rozhraním v bode S. U rozhranie medzi zariadeniami fyzicky umiestnenými na strane používateľa a ústredňou ISDN. Používa spojenie bod-bod a pre BRA to môže byť klasická dvojlinka. Rozhranie v bode U je riešené použitím špeciálnych prenosových modemov. Kódovanie na prenosovom vedení môže byť 2B1Q (dva binárne znaky na jeden štvornárny) alebo kódovanie 4B3T, ktoré je používané v Európe. Spolu s technikou kompenzácie odrazu z druhej strany je možné na jednej dvojlinke preniesť potrebný tok dát pre základný prístup (BRA), konkrétne 192kbps v každom smere. V Európe sa používa kombinácia oddeleného NT1 od NT2, takže sú to dve úplne samostatné zariadenia. Pričom NT1 inštaluje a poskytuje poskytovateľ ISDN pripojenia. Účastník má priamo k dispozícii rozhranie S/T. V USA sa NT1 a NT2 spájajú do jedného zariadenia, ktoré si zabezpečí a inštaluje sám účastník Kanálová štruktúra BRA Sieť ISDN má definované dva základené typy kanálov. V prvom rade sú to kanály B. Sú určené na prenos používateľskej informácie. Kanál B je synchrónny 64kbps kanál so zarovnaním na oktety (osmice bitov). Kanál B nie je zabezpečený voči poruchám pri prenose po UNI. V druhom rade sú to D kanály. Tieto kanály slúžia na prenos signalizačnej informácie medzi používateľom a sieťou. Pre BRA je rýchlosť D kanála 16kbps. Prístup k sieti ISDN je variabilný a je umožnený cez UNI. Základným prístupom k ISDN je BRA (angl. Basic Rate Access). Tento prístup umožňuje prenášať 2 B kanály a 1 D kanál, resp. 2B+D súčasne Účastnícka signalizácia DSS1 Pre prenos signalizačnej informácie medzi účastníkom a ústredňou bol zadefinovaný signalizačný D kanál. Slúži na prenos signalizácie DSS1 (Digital Subscriber Signalling System No. 1) v nasledujúcich prípadoch: medzi koncovým zariadením a verejným spojovacím systémom,

25 2 Bezpečnosť v prostredí ISDN 9 medzi verejným spojovacím systémom a viacerými koncovými zariadeniami, medzi verejným spojovacím systémom a pobočkovou ústredňou (PBX), medzi pobočkovou ústredňou a koncovými zariadeniami. Funkcie vykonávané v D kanáli je možné sústrediť do funkčných vrstiev, ktoré odpovedajú vrstvovému modelu RM OSI. Pre výkon signalizačnej funkcie v používateľskej časti ISDN siete postačujú funkcie troch spodných vrstiev (fyzická, linková a sieťová). Kanál D teda je spracovávaný ústredňou a to do sieťovej vrstvy. Signálizácia DSS1 je určená na prenos signalizácie medzi účastníkom a ústredňou. V ústredni je signalizácia DSS1 zakončená. Na výstavbu spojenia medzi ústredňami alebo v rámci ústredne je určená signalizácia CCS7 (Common Signalling System No. 7; [17] kap ). Linková vrstva využíva služby spodnejšej fyzickej vrstvy a zabezpečuje spoľahlivý a bezchybný prenos dát prichádzajúcich z vyššej vrstvy, sieťovej vrstvy. Protokol na linkovej vrstve nesie názov LAPD (Link Access Procedure for D Channel) protokol a je modifikáciou LAPB protokolu pre X.25 dátový prenos, podľa HDLC štandardu používaného v 2 vrstve RM OSI. Úlohou sieťovej vrstvy je výstavba, udržiavanie a rušenie ISDN spojení. Je taktiež používaná na riadenie doplnkových služieb. Komunikácia bod-bod sa realizuje pomocou definovaných správ, ktoré sú prenášané v informačnom poli protokolu linkovej vrstvy. Na obr. 2-2 je sled správ protokolu DSS1 na sieťovej vrstve pri zostavovaní spojenia. Spojenie sa nadviaže v niekoľkých krokoch. TE vyšle správu 1, čím žiada o výstavbu spojenia. Ak ústredňa (ET Exchange Termination) môže prijať túto požiadavku vysiela správu 2. Zároveň sa pridelí a obsadí kanál B na UNI. TE ET SETUP SETUP ACK INFORMATION 4 ALERTING 5 6 CONNECT CONNECT ACK Obr. 2-2 Sled signalizačných správ pri zostavovaní spojenia TE vysiela v správe 3 číslo volaného účastníka. Ústredňa sa snaží zostaviť spojenie. Po tom, ako dostane od volaného TE správu o vyzváňaní, oznámi to aj lokálnemu TE správou 4. Čaká sa na volané TE, pokiaľ nepožiada o prepojenie. Následne ústredňa posiela správu 5 o úspešnom nadviazaní spojenia. TE potvrdzuje správou 6 túto skutočnosť. Medzi lokálnym TE a volaným TE je nadviazané prepojenie cez B kanál.

26 10 Autonómny šifrovací modul ISDN Zrušiť spojenie môže ktorákoľvek z komunikujúcich strán. Na obr. 2-3 ruší spojenie lokálne TE. Správou 1 TE žiada o zrušenie spojenia. Ústredňa po zrušení spojenia posiela správu 2. TE potvrzuje ukončenie spojenia správou 3. TE ET DISCONNET RELEASE RELEASE COMPLETE Obr. 2-3 Sled signalizačných správ pri rušení spojenia Podrobnejšie informácie sú uvedené v [17] kap Šifrovacie protokoly Šifrovanie v prostredí ISDN je možné realizovať na rôznych úrovniach. Možnosti šifrovania na strane používateľa siete ISDN sú naznačené na obr Do každej RM- OSI vrstvy v protokolovom referenčnom modele je možné zaviesť istý druh šifrovania, resp. pridať do vrstvy šifrovací protokol [6]. Tieto protokoly nie sú momentálne štandardizované ani navrhnuté, sú to len potenciálne možnosti. V ďalšom texte sú opísané vlastnosti daného protokolu, ktoré môže poskytnúť. Šifrovacie protokoly sú označené skratkou ISP (ISDN Security Protocol). Ďalšie číslo určuje číslo vrstvy, do ktorej je protokol začlenený. Koncové písmeno určuje kanál alebo protokol nad ktorým ISP pracuje. Každý šifrovací protokol šifruje asociovaný tok dát. V tretej vrstve sú pakety, na druhej vrstve rámce a na prvej vrstve sa šifruje tok bitov (bajtov). 3 Sieťová vrstva 2 Linková vrstva Q DSS1 ISP2D LAPD ISP3X X.25 alebo iný paketový protokol ISP2B LAPB Aplikácie s prepájaním okruhov (telefónne služby,...) 1 Fyzická vrstva D kanál ISP1B B kanál ISP0 Obr. 2-4 Vrstvový model ISDN z hľadiska šifrovania

27 2 Bezpečnosť v prostredí ISDN 11 ISP3X je protokol použiteľný medzi koncovými uzlami, napríklad pre X.25 siete. Tento protokol je možné začleniť do ISDN modemu s portom pre X.25 sieť. Vzhľadom na jeho postavenie môže poskytovať služby, dôveryhodnosť a autentifikáciu. V prostredí Internet-u sú dobre rozvinuté rôzne bezpečnostné služby, preto sa môže zdať ISP3X málo použiteľný. Poskytuje však unifikovanú bezpečnosť pre rôzne prostredia bez ďalších požiadaviek na vyššie vrstvy. Protokoly ISP2B a ISP2D sa nachádajú tesne nad protokolmi LAPB a LAPD v linkovej vrstve. D kanál je použitý pre účastnícku signalizáciu. Jeho zabezpečením, protokolom ISP2D, sa teda môže dosiahnúť utajenie adries komunikujúcich strán. V tomto prípade je síce možné pozorovať prechod zašifrovaných správ protokolu DSS1, ale ich význam nie je možné interpretovať. Protokol ISP2D poskytuje zabezpečenie signalizačného protokolu DSS1, ktoré nie je možné iným spôsobom dosiahnuť. Jeho implementácia však vyžaduje zásah aj do ústredne ISDN, kde je potrebné pridať do bodov vstupu na UNI protokol ISP2D. Technicky je pridanie samotného protokolu relatívne zvládnuteľné, avšak je nutné navrhnúť a implementovať aj manažment kľúčov, ktorý by si pravdepodobne vyžiadal zmeny väčšieho charakteru. Protokol ISP2B je umiestnený tesne nad vložením a výberom PDU (Protocol Data Unit dátová časť rámca) z rámca protokolu LAPB v linkovej vrstve. Zabezpečuje teda všetky protokoly, ktorých PDU by inak boli vložené nešifrovane. Pokiaľ sa použije medzi koncovými TE, môže zabezpečiť dôveryhodnosť a integritu. Ďalšou možnosťou je šifrovať kompletný tok B kanála protokolom ISP1B. Kanál B je synchrónny, preto nie je môžné vložiť žiadnu redundantnú informáciu. Protokol ISP1B teda nemôže poskytovať zabezpečenie integrity B kanála. Šifrovanie bitového toku v kanáli nie je závislé od druhu prenášaných údajov, preto ISP1B protokol potenciálne poskytuje utajenie prevádzky na B kanáli. Napríklad pri použití LAPB protokolu nie je možné sledovať prechod rámcov, ich počet alebo dĺžku. Pri telefónnom hovore to nemá význam sledovať. Pri nadviazaní spojenia sa obvykle začína autentifikáciou komunikujúcich strán, ktorá môže byť realizovaná cez špeciálne správy D kanála pre signalizáciu medzi účastníkmi. Tieto správy musí podporovať ústredňa. Druhou možnosťou je na začiatku spojenia použiť pre autentifikáciu B kanál. S porovnaním protokolov na vyššej vrstve, protokol ISP1B zabezpečuje kanál B pri akomkoľvek použití. Je možné využívať všetky služby siete ISDN. Táto vlastnosť je veľmi výhodná, pretože bezpečnosť prenášaných údajov je možné realizovať jednotným spôsobom. Protokol samozrejme pracuje medzi koncovými uzlami a nie sú potrebné zmeny na strane ústredne. Kombinácia ISP1B a ISP2D protokolov sa nevylučuje. Posledným protokolom je ISP0. Tento protokol šifruje kompletný tok údajov na UNI v bode U, čo predstavuje tok bitov s rýchlosťou 192kbps. Protokol poskytuje utajenie prenášaných údajov a kompletnej prevádzky pri používaní. Zmena v bode U si teda vyžiada nielen zmenu v zariadení na strane účastníka ale aj na strane ústredne. Takéto usporiadanie zabezpečuje účastníka na najviac zraniteľnom mieste od účastníka, po celej trase až do ústredne. Protokol ISP1B je najjednoduchšie implementovateľný protokol pre zabezpečenie používateľskej informácie prenášanej cez sieť ISDN v kanáli B. Protokol je veľmi univerzálny pretože môže zabezpečiť všetky spojenia používateľov, bez ohľadu na typ spojenia (hovorový, dátový, faxový,...).

28

29 3 Architektonický návrh ASMI 13 3 ARCHITEKTONICKÝ NÁVRH ASMI Návrh a realizácia zariadenia pre šifrovanie údajov na rozhraní ISDN je riadená jeho základnou vlastnosťou: autonómnosť. Takéto zariadenie nepotrebuje k svojej funkcii žiadne iné zariadenia, resp. funkcie iných zariadení. Navrhované zariadenie tohto typu je označené skratkou ASMI Autonómny šifrovací modul ISDN. Treba zdôrazniť, že ASMI je určené pre používateľov siete ISDN a nie pre poskytovateľa siete ISDN. 3.1 Vymedzenie funkcie ASMI je zariadenie pre používateľov siete ISDN, ktorí si takéto zariadenie môžu sami nainštalovať. Všetko bez akejkoľvek potreby zmeny na strane poskytovateľa siete. Jeho základnou funkciou je zabezpečenie šifrovanie prenášanej používateľskej informácie medzi dvoma používateľmi, ktoré takéto zariadenie vlastnia. ASMI sa inštaluje na UNI (User Network Interface, kap ). Rozhranie v bodoch S/T je plne štandardizované ISDN a plne konzistentné. Narozdiel od rozhraní v bodoch R alebo U. Preto je ASMI určené len pre začlenenie do bodov S/T. Základná architektúra ASMI z pohľadu referenčnej konfigurácie a možností v referenčných bodoch S/T je na obr Táto konfigurácia ASMI je univerzálna a umožňuje šifrovanie na ktorejkoľvek vrstve RM-OSI. Potenciálna podpora protokolov je preto: ISP0, IPS1B, IS2D, ISP2B, ISP3X. Pričom podpora protokolov ISP0 a ISP2D je obmedzená, pretože vyžaduje zmenu aj na strane poskytovateľa siete ISDN. Možnosti uvedenej konfigurácie je dobre rozdeliť na tzv. transparentné a tzv. netransparentné možnosti zabezpečenia, ako bude objasnené v ďalšom. TE1 S/T ASMI TE2 R TA NT2 OSI Layer 2-3 NT1 OSI Layer 1 S/T * Sieť ISDN Obr. 3-1 Všeobecná referenčná konfigurácia ASMI a jej začlenenie na UNI Pozn.: Zariadenie TE1 je obvykle ISDN telefón, fax alebo modem. Zariadenie TE2 je obvykle priamo osobný počítač, alebo iné špecifické zariadenie. Transparetné zabezpečenie je také zabezpečenie, ktoré je možné včleniť do pôvodnej konfigurácie UNI. A to bez potreby akokoľvek nastavovať pôvodné zariadenia TE1, alebo ich nahrádzať. Netransparentné zabezpečenie je také zabezpečenie, ktoré poskytuje neštandardné rozhranie vzhľadom na ISDN. Teda rozhranie v referenčnom bode R (napr. USB, GPIB, 10/100BaseT).

30 14 Autonómny šifrovací modul ISDN Hviezdičkou je v obr. 3-1 označený zvyšok konfigurácie na UNI. Môže to byť napríklad NT1 pre konverziu S/T rozhrania na U rozhranie, pobočková ústredňa alebo iné zariadenia. 3.2 Funkčný model Správanie sa ASMI jeho funkčný model je dôležitý z pohľadu identifikácie kľúčových komponentov pre šifrovanie na používateľskom rozhraní (UNI) siete ISDN. Funkčný model je opísaný pre transparentné zabezpečenie. Pre netransparentné zabezpečenie je funkčný model podobný. Zjednodušený funkčný model ASMI je uvedený na obr Neuvažuje sa paralelná možnosť vytvárania spojení a sú vypustené niektoré zbytočné detaily. Cieľom modelu je poskytnúť základný pohľad na funkciu ASMI, z ktorej bude možné odvodiť štruktúru ASMI. Spustenie ASMI je charakteristické incializáciou (1). Postupne sa nakonfigurujú všetky komponenty do iniciálneho stavu. Nastaví sa transparentný prechod signalizačných správ v D kanáli a tieto sa v ďalšom kroku začnú monitorovať (2). 1 Inicializácia 2 Monitoruj DSS1 správy v D kanáli 8 Autentifikuj druhú stranu 3 Nie Identifikované spojenie? Áno 9 Autentifikácia úspešná? Nie 10 Zruš spojenie 5 4 Áno Zruš spojenie Nie Spojenie povolené? 11 Synchronizuj spojenie Áno 7 Transparentne prepoj B kanál až do konca spojenia Nie 6 Je spojenie zabezpečené? 12 Prepoj a zabezpeč B kanál protokolom ISP1B až do konca spojenia Áno Obr. 3-2 Zjednodušený funkčný model ASMI pre transparentné zabezpečenie

31 3 Architektonický návrh ASMI 15 Hlavným cieľom monitorovania je identifikácia vytvorenia spojenia, zistenie čísla volajúceho a volaného účastníka. Spojenie je identifikované na základe správ SETUP, INFORMATION a CONNECT, podľa kap v časti o slede správ pri zostavovaní spojenia. V správe INFORMATION, prípadne v správe SETUP, je vysielané volané účastnícke číslo. Zariadením vytvárané spojenie je možné identifikovať na základe prideleného (každému zariadeniu) identifikátora TEI v linkovej vrstve pre protokol LAPD [17] kap Po identifikácii spojenia (3) je nutné rozhodnúť, či vôbec dané spojenie je povolené (4). Nepovolené spojenie bude okamžite zrušené (5). Povoleným spojeniam, ktoré nie sú zabezpečené, je automaticky vytvorené nešifrované prepojenie B kanála (7); tak ako keby ASMI na UNI vôbec nebolo. Pre zabezpečené spojenia je situácia zložitejšia. Ako prvé je nutné autentifikovať druhú stranu (8) pomocou autentifikačného protokolu [16]. Celá autentifikácia prebieha po B kanáli. Transparentnosť spojenia v B kanáli by sa z pohľadu zariadení nemala narušiť, pretože autentifikácia je krátky proces. Pokiaľ autentifikácia neprebehne úspešne je nutné spojenie okamžite zrušiť (10). 3.3 Prípady použitia Transparentné zabezpečenie Problém: Utajenie hlasových spojení cez sieť ISDN Firmy A a B spracovávajú citlivé informácie. Pre zvýšenie efektívnosti spracovania zlučujú niektoré svoje činnosti. Preto, okrem iného, potrebujú zabezpečiť medzi firmami komunikáciu. Komunikáciu cez sieť Internet si zabezpečili inštaláciou IPsec na svoje internetové brány. Dosť často však potrebujú spolu komunikovať cez telefonické (hlasové) spojenie a preto im vznikla potreba zabezpečiť aj túto komunikáciu. Riešenie: Pôvodný stav vo firme A je na obr Na S/T rozhranie sú pripojené tieto zariadenia: 1A, 2A ISDN digitálne telefóny, 3A ISDN modem pre dial-up pripojenie do siete Internet, 4A, 5A, 6A, 7A sú analógové telefóny pripojené cez terminálový adaptér (TA). 7A 6A 5A 4A 2A 1A TA S/T U Sieť ISDN NT1 Pasívna zbernica ukončená terminátorom ISDN modem 3A Obr. 3-3 Pôvodná konfigurácia ISDN zariadení vo firme A

32 16 Autonómny šifrovací modul ISDN V podstate teda ide o terminálové zariadenia typu 1 (TE1). Každé z nich má pridelené vlastné ISDN účastnícke číslo. Na obrázku je to naznačené identifikátormi 1A až 7A. Nejedná sa o prevoľbu (ISDN Subadress), ktorá sa používa pri pobočkových ústredniach ([17] kap ). TA je v tomto kontexte hodnotený ako TE1. Vo firme B je situácia podobná ako vo firme A, ISDN účastnícke čísla sú 1B až 7B. Pri takejto konfigurácii je vhodné použiť ASMI s transparentným zabzpečením. ASMI sa inštaluje medzi NT1 a zbytok UNI, ako je to znázornené na obr Po inštalácii ASMI je konfigurácia zariadení na UNI veľmi podobná a vo firme A je na obr Firma B inštaluje ASMI rovnakým spôsobom. Firmy A a B požadujú, ako bolo spomenuté vyššie, zabezpečiť všetky ISDN spojenia medzi nimi. Ostatné spojenia musia zostať nezabezpečené, aby mohla prebiehať komunikácia s ostatnými firmami, ktoré nemajú ASMI. Tieto požiadavky vyžadujú konfiguráciu ASMI. To je umožnené pomocou špeciálneho portu, cez ktorý sa pripája manažovacia stanica môže to byť napríklad iba obyčajný sériový terminál. Konfigurácia vyžaduje stanovenie množín účastníckych čísiel pre zabezpečené a bežné spojenia. Zabezpečené spojenia musia mať navyše stanovené kľúče pre autentifikáciu (pre algoritmus s verejným kľúčom) a dôveryhodnosť (pre algoritmus so symetrickým kľúčom). Kľúče pre algoritmy sú teda dopredu nastavené a asociované s definovanými spojeniami. Bežné spojenia sú ostatné povolené spojenia, ktoré nie sú zabezpečené. 7A 6A 5A 4A 2A 1A TA S/T S/T U Sieť ISDN ASMI NT1 Pasívna zbernica ukončená terminátorom ISDN modem 3A Obr. 3-4 Konfigurácia ISDN zariadení vo firme A po inštalácii ASMI Celková funkcia ASMI pre pohľad zo strany používateľa je na obr Účastnícka signalizácia v D kanáli je transparentne prenášaná na úrovni linkovej vrstvy. Pre zabezpečené spojenia sa aplikuje protokol ISP1B v B kanáli, bežné spojenia majú B kanál transparentne prenášaný. Konfigurácia ASMI je vykonaná cez manažovaciu stanicu. Množiny ISDN účastníckych čísiel sú stanovené tak, aby ASMI mohol identifikovať zabezpečené a bežné spojenia pomocou správ v D kanáli, ktoré odpočúva. Zabezpečené spojenia v tomto prípade sú všetky spojenia, odchádzajúce aj prichádajúce, ktoré sú medzi firmami A a B. Ostatné spojenia sú považované za bežné.

33 3 Architektonický návrh ASMI 17 Strana účastníka Strana siete ISDN Manažovacia stanica ASMI D kanál vždy transparentne prenášaný Zabezpečené spojenia Bežné spojenia B kanál B kanál Šifrovanie protokolom ISP1B Obr. 3-5 Funkcia transparentného ASMI Používateľ volajúci z telefónu 1A vo firme A na telefón 4B vo firme B má spojenie automaticky zabezpečené. Základná autentifikácia prebehne na základe ISDN účastníckych čísiel. ASMI rozpozná, že ide o zabezpečené spojenie. V ďalšom prebehne riadna autentifikácia na základe algoritmu s verejným a privátnym kľúčom. Po úspešnej autentifikácii začne ASMI prenášať B kanál. Pre účastníkov v oboch firmách je kanál B otvorený. Preto pôvodné zariadenia (digitálne telefóny) vo firmách ďalej fungujú ASMI je pre zariadenia neviditeľný. Medzi použitými ASMI je B kanál šifrovaný protokolom ISP1B so symetrickým algoritmom. Celá situácia je znázornená na obr A Sieť ISDN TA 4B ASMI D kanál ASMI D kanál B kanál Šifrovanie protokolom ISP1B Obr. 3-6 Schéma zabezpečeného telefonického spojenia z firmy A do firmy B Netransparentné zabezpečenie Problém 1: Vzdialené prepojenie LAN utajený ISDN most Máme dve vzdialené Ethernet siete LAN, ktoré by sme potrebovali prepojiť na linkovej úrovni, pretože používame rôzne protokoly a nechceme do sietí zasahovať. Požadujeme utajené prepojenie sietí. Riešenie: Firma v podstate potrebuje klasický Ethernet-ový most prepájajúci siete LAN1 a LAN2 cez sieť ISDN, ako je to znázornené na obr Všeobecná referenčná konfigurácia ASMI je uvedená na obr. 3-1, kde v tomto prípade terminálový adaptér (TA) poskytuje Ethernet rozhranie (rozhranie v referenčnom bode R). TA zabezpečuje prenos rámcov s MAC adresou na linkovej úrovni medzi dvoma LAN sieťami ako klasický most.

34 18 Autonómny šifrovací modul ISDN Šifrovanie prenášaných MAC rámcov cez sieť ISDN môže byť zabezpečené protokolmi ISP1B, ISP2B alebo ISP3X. Závisí to od vrstvy, s ktorou bude TA komunikovať. Manažment ASMI je obdobný ako pri transparentom ASMI. V tomto prípade by bolo asi najpohodlnešie manažovať ASMI priamo cez Ethernet rozhranie za pomoci niektorého protokolu z rodiny TCP/IP. ISDN UNI ISDN UNI Ethernet LAN1 ASMI Sieť ISDN ASMI Ethernet LAN2 Ethernet-ový most Obr. 3-7 Utajený Ethernet-ový most cez sieť ISDN Problém 2: Vzdialené prepojenie GPIB zberníc Dlhšiu dobu používame merací systém podľa obr Momentálne nám vznikla potreba premiestniť meraciu stanicu do ústredia firmy. Prepojiť meraciu stanicu s meracou technikou by sme chceli cez sieť ISDN. Merané parametre sú dôverné a cez sieť ISDN musia prechádzať utajené. GPIB USB Meraný systém GPIB meracia technika GPIB - USB adaptér Stanica pre meranie Riešenie: Obr. 3-8 Merací systém s GPIB meracou technikou V podstate vznikla potreba prepojiť dve vzdialené zbernice GPIB. Za istých zjednodušení je možné toto prepojenie uskutočniť. K tomu je prispôsobené netransparentné ASMI. Podľa obr. 3-1 sa použije rozhranie R v tomto prípade to bude GPIB. Funkcie umožňujúce prepojenie GPIB zberníc cez B kanál sú implementované v terminálovom adaptéri (TA). Utajenie prenášaných údajov je zabezpečené podobne ako v predchádzajúcom prípade mostu. Schématický diagram výsledného riešenia pre danú firmu je na obr Použijú sa dva netransparentné ASMI s GPIB portom. Meracia stanica, teraz už pre vzdialené meranie v podstate ani nespozná, že GPIB meracia technika je sprístupnená vzdialene cez sieť ISDN. Preto nie je potrebné v meracej stanici akokoľvek meniť pôvodný merací a iný softvér.

35 3 Architektonický návrh ASMI 19 Pre správnu funkciu je potrebná konfigurácia ASMI, ktorá je obdobná ako pri ASMI s transparentným zabezpečením v kap Môže sa uskutočňovať cez zvlášny port, prípadne aj cez zbernicu GPIB. Takéto riešenie obmedzí prenosy na zbernici GPIB vzhľadom na rýchlosť B kanála. GPIB ISDN UNI ISDN UNI GPIB USB Meraný systém GPIB meracia technika ASMI Sieť ISDN ASMI GPIB - USB adaptér Stanica pre vzdialené meranie Obr. 3-9 Zabezpečené vzdialené prepojenie zberníc GPIB 3.4 Všeobecná štruktúra ASMI Všeobecná štruktúra ASMI pre transparentné zabezpečenie (kap. 3.1), ako štruktúra reálneho zariadenia je na obr Skladá sa zo 4 základných blokov. Blok prístupu na ISDN rozhranie zabezpečuje fyzický prístup na UNI ISDN (kap ) v referenčných bodoch S/T vyznačených na obr Blok manažmentu umožňuje používateľovi nastaviť a prispôsobiť ASMI pre jeho vlastné požiadavky. V podstate sa jedná o určenie kľúčov asociovaných k zoznamu dvojíc ISDN účastníckych čísiel, zoznam povolených spojení bez kľúča, atď. (podľa kap. 3.2) Nastavené kľúče sa potom napríklad automaticky použijú, ak sa vytvorí príslušné spojenie podľa zoznamu. Prístup na ISDN rozhranie Manažment Šifrovanie Riadenie Obr Všeobecná štruktúra ASMI

36 20 Autonómny šifrovací modul ISDN Blok šifrovania zabezpečuje samotné šifrovanie používateľskej informácie z rozhrania ISDN. Zabezpečuje maximálne utajenie skutočne použitého kľúča v šifrovacom algoritme. Skutočne použitý kľúč sa nedostáva do žiadneho iného bloku ASMI. Blok riadenia je posledným blokom v štruktúre ASMI. Jeho základnou funkciou, ako už názov napovedá, je riadiť celkovú funkciu ASMI. Mal by byť dostatočne flexibilný, aby bolo možné v budúcnosti zmeniť riadenie; doplniť ďalšiu funkcionalitu do ASMI. Pre podporu netransparentného zabezpečenia je nutné do všeobecnej štruktúry ASMI doplniť blok prístupu na rozhranie v referenčnom bode R podľa obr Doplnenie tohto bloku do ASMI môže byť riešené modulárne daný blok sa pridá do ASMI a doplní (zmení) sa blok riadenia. Zvoleným riešením pre realizáciu štruktúry ASMI je počítačový systém (kap. 3.5). Na obr je schématicky namapovaná štruktúra ASMI do počítačového systému. Softvér Šifrovanie Firmvér Manažment Hardvér Riadenie Šifrovanie Prístup na ISDN rozhranie Obr Začlenenie všeobecnej štruktúry ASMI do počítačového systému Blok manažmentu je čisto na softvérovej úrovni počítačového systému. Blok šifrovania, s ohľadom na maximálne utajenie skutočne použitého kľúča je na kombinácii úrovní firmvéru a hardvéru. Blok prístupu na ISDN rozhranie je podľa očakávaní len na hardvérovej úrovni. Komplexnosť bloku riadenia ASMI zasahuje do všetkých troch častí počítačového sytému. Opäť, pre netransparentné zabezpečenie chýba blok prístupu na rozhranie v referenčnom bode R, ktorý je namapovaný do hardvérovej úrovne počítačového systému. Pri tomto type zabezpečenia by niektoré časti šifrovacej funkcie boli vykonávané aj na úrovni softvéru v kombinácii s hardvérovou úrovňou. Na obrázku naznačené prerušovaným rámikom.

37 3 Architektonický návrh ASMI Ciele V tejto práci nie je navrhnutá ani implementovaná úroveň softvéru pretože to je nad rámec tejto práce. V kap. 5 je však uvedené základné rozdelenie úrovne softvéru do niekoľkých častí a to len z praktického pohľadu. Úroveň firmvéru a hardvéru sú podrobne rozpracované, navrhnuté a aj implementované. Treba poznamenať, že práca si kladie za cieľ vyvinúť dobrý základ pre reálne odskúšanie šifrovania a jeho možností na rozhraní ISDN. Cieľom nie je teda návrh hotového zariadenia pre komerčný účel. To si vyžaduje skúsenosti, ktoré by sa získali práve týmto reálnym odskúšaním. 3.5 Návrh počítačového systému APS V tejto kapitole je uvedený základný návrh počítačového systému, ktorý umožňuje dosiahnuť vnútornú štruktúru ASMI opísanú v kap ASMI počítačový systém (APS) je založený na architektúre osobných počítačov typu PC (angl. Personal Computer). Celková základná bloková schéma navrhnutého APS je na obr Je rozdelená na tri základné časti: APS-Z napájací zdroj, APS-P jadro počítačového systému procesor, APS-IS blok šifrovania a prístupu na S/T rozhranie ISDN Xilinx. Každá časť je umiestnená na samostanej doske plošných spojov. V ďalšom texte bude obsah jednotlivých častí (dosiek plošných spojov DPS) opísaný. APS-P Jadrom APS je zvolený procesor ZFx86 firmy ZF Micro Devices, Inc. Tento procesor je v podstate kompletný počítač s architektúrou typu PC. Katalógový list obvodu je uvedený v [46]. Pre APS je veľmi vhodný, pretože pre svoju funkciu vyžaduje len málo externých obvodov. Je to operačná pamäť typu SDRAM, ktorá má zvolenú veľkosť 32MB a pamäť typu FLASH (EEPROM) so zvolenou veľkosťou 16MB. Pre servisné účely je priamo na procesore implementované rozhranie ZTAG (kap. 5.2), cez ktoré je umožnený servisný zásah do APS. V ďalšom je to sériové rozhranie RS- 232, ktoré je možné použiť pre funkciu manažmentu ASMI, ako i pre servisné účely. Procesor priamo poskytuje rozhranie ISA, na ktorom je pripojená aj spomínana pamäť typu FLASH. Rozhranie ISA je však vyvedené aj na konektor, cez ktorý je možné pripojiť časť APS- IX ako prídavný modul. Pre vnorené aplikácie tohto typu bol vyvinutý štandard PC104 [25], ktorý definuje rozmery dosiek ako i presne určený 104 pinový konektor. Tento štandard je pri návrhu a implementácii dosky APS-P a APS-IX dodržiavaný. Dodržanie štandardu má významný prínos v možnej rozšíriteľnosti APS-P už hotovými prídavnými modulmi od tretích strán. V pamäti typu FLASH je umiestná všetka softvérová výbava ASMI, vrátane firmvérovej časti. Táto je podrobne opísaná v kap. 5.1.

38 22 Autonómny šifrovací modul ISDN APS-IX Časť APS-IX zabezpečuje samotný prístup na rozhranie v referenčných bodoch S/T (kap ) pre základný prístup k ISDN (BRA kap ). Pre prístup na toto rozhranie bol zvolený obvod PSB21150, ktorého katalógový list je uvedený v [13]. Tento obvod je jedným z posledných obvodov pre ISDN od firmy Infineon. Má pomerne bohatú štruktúru a umožňuje prístup ku kanálovej štruktúre 2B+D na rôznych úrovniach. Typ obvodu je IPAC-X (ISDN PC Adapter Circuit extended) a je určený ako obvod pre mnoho typov zariadení. Napríklad pomocou neho je možné jednoducho realizovať ISDN modem pre PC. APS-Z Napájací zdroj 2.5V, 3.3V APS-P ZTAG Servisné rozhranie Softvérová výbava ASMI Pamäť typu FLASH 16MB Procesor ZFx86 Operačná pamäť SDRAM 32MB RS-232 Sériové rozhranie Rozhranie ISA PC104 APS-IX Rozhranie ISA Rozhranie S/T Strana účastníka IPAC-X ISDN Transceiver PSB21150 LT-S FPGA Xilinx Spartan-II XC2S100 TQ144 IPAC-X ISDN Transceiver PSB21150 LT-T Rozhranie S/T Strana siete Rozhranie IOM-2 Rozhranie IOM-2 ISMX Obr Základná bloková schéma ASMI počítačového systému - APS Ďalej APS-IX zabezpečuje samotné šifrovanie. To sa deje v obvode typu FPGA. Je to programovateľné hradlové pole. Zvolený obvod je od firmy Xilinx z rodiny Spartan-II, ktorého katalógové listy sú rozložené na 4 časti [38], [37], [36] a [39]. Konkrétne ide o obvod XC2S100, t.j ekvivalentných hradiel na čipe obvodu. Puzdro obvodu je zvolené TQ144, t.j. 144 pinové púzdro, z toho 92 vstupno / výstupných pinov. V ďalšom texte je tento obvod uvádzaný len ako obvod Xilinx.

39 3 Architektonický návrh ASMI 23 ISMX ISDN šifrovací modul Xilinx je v podstate opis funkcie obvodu Xilinx v jazyku VHDL preložený pre tento obvod. V kap. 7 je ISMX podrobne rozpracovaný. V ISMX je vložený zvolený šifrovací algoritmus AES [9] v móde CFB-8 [8] spolu s špecifickou funkcionalitou pre šifrovanie protokolom ISP1B, podľa kap ISMX je uložený v pamäti typu FLASH s ostatnou softvérovou výbavou ASMI. Do obvodu Xilinx sa dostáva cez samostatné paralelné rozhranie, ktoré obvod ZFx86 poskytuje. Obod Xilinx, okrem funkcie šifrovania musí zabezpečiť ešte výber obvodov IPAC-X, resp. dekódovanie adresnej zbernice ISA. To je na obrázku naznačené šípkami do týchto obvodov. Okrem toho sa k obvodom privádzajú ešte niektoré nastavovacie signály. Obvody IPAC-X sa štandardne prepájajú medzi sebou cez rozhranie IOM-2. V APS-IX je na toto rozhranie ešte včlenený obvod Xilinx, aby bolo možné realizovať priamo šifrovanie aj na tomto rozhraní. Ešte je potrebné vysvetliť, že dané dva obvody majú rozlíšenú svoju úlohu na S/T rozhraní. Na strane siete ide o LT-T a na strane účastníka o LT-S. V podstatne LT-T sa chová ako zariadenie, ktoré sa pripája k sieti ISDN. Narozdiel od LT-S, ktoré ako keby poskytovalo sieť ISDN. APS-Z Časť APS-Z zabezpečuje napájanie ostatných dvoch častí (APS-P a APS-IX), ktoré pre svoju funkciu potrebujú pracovné napätia +2.5V a +3.3V. Vstupným napätím pre túto časť je +12V. 3.6 Možnosti toku údajov pri šifrovaní Z hľadiska navrhnutej základnej blokovej schémy na obr môžeme rozlíšiť v podstate dve možnosti toku údajov pri šifrovaní v ASMI. Možnosť A je znázornená na obr Rozhrania S/T na strane účastníka a strane siete sú prepojené cez ISA zbernicu. Procesor číta a zapisuje údaje z S/T rozhrania z/do obvodov PSB Toky kanálov B posiela cez zbernicu ISA na šifrovanie, resp. dešifrovanie do ISMX. Rozhranie S/T S/T transceiver PSB21150 LT-S IOM-2 FPGA Xilinx Spartan-II XC2S100 ISMX Šifrovanie IOM-2 S/T transceiver PSB21150 LT-T Rozhranie S/T Strana účastníka Dešifrovanie Strana siete ISDN Rozhranie ISA CPU ZFx86 Rozhranie ISA Obr Tok údajov pri šifrovaní cez ISMX - možnosť A Na obr je znázornená možnosť B toku údajov. V tomto prípade sa všetka komunikácia medzi rozhraniami S/T uskutočňuje cez zbernicu IOM-2. ISMX priamo spracúva toky kanálov B na tomto rozhraní. Procesor sa pri tejto možnosti vôbec na toku údajov nezúčastňuje. Táto možnosť zároveň minimalizuje časové posunutie údajov na rozhraniach S/T, pretože ISMX dokáže s nulovým oneskorením šifrovať, resp. dešifrovať všetky 4 toky kanálov B súčasne. To je dosť významná skutočnosť.

40 24 Autonómny šifrovací modul ISDN Rozhranie S/T S/T transceiver PSB21150 LT-S IOM-2 FPGA Xilinx Spartan-II XC2S100 ISMX Šifrovanie IOM-2 S/T transceiver PSB21150 LT-T Rozhranie S/T Strana účastníka Dešifrovanie Strana siete ISDN Rozhranie ISA CPU ZFx86 Rozhranie ISA Obr Tok údajov pri šifrovaní - možnosť B Pod nulovým oneskorením je myslené nulové oneskorenie toku dát na IOM-2 zbernici. Medzi S/T rozhraniami obvody PSB21150 nedokážu nezabezpečiť nulové oneskorenie. Toto sa pohybuje približne na úrovni dvoch až troch oktetov kanála B [13]. Kombinácie týchto dvoch možností sa nevylučujú. Je možné súčasne používať možnosť A a možnosť B pre jednotlivé toky B kanálov. Výhodou možnosti A je možnosť ďalšieho spracovania tokov B kanála priamo na procesore napr. zabezpečenie autentifikácie. V praxi sa pri začiatku spojenia najskôr vykonáva samotná autentifikácia zúčastnených strán a dohodnú sa použité kľúče. Pri tejto operácii je výhodná možnosť A, pretože prostriedky ISMX toto nepodporujú. Po dohodnutí kľúčov je možné v tom istom spojení plynulo prejsť na možnosť B ISMX umožňuje dynamické prepínanie týchto dvoch možností. 3.7 Šifrovací protokol ISP1B V tejto kapitole je analyzovaný protokol ISP1B, sú uvedené základné požiadavky na tento protokol. Protokol ISP1B pracuje priamo s oktetmi kanála B pre prenos používateľskej informácie cez sieť ISDN (kap ). Pri prenose nie je kanál B nijako zabezpečený voči chybám. Spolieha sa na kvalitné prenosové trasy, ktoré nespôsobujú neprijateľnú chybovosť. Protokol ISP1B má k svojej funkcii k dispozícii len kanál B. Protokol ISP1B zabezpečuje šifrovanie a dešifrovanie oktetov v B kanáli. Jeho návrh by nemal obmedzovať použitý algoritmus na šifrovanie. Zároveň protokol nesmie obmedziť kvalitu B kanála ako synchrónneho kanála so zarovnaním na oktety. Jemnému obmedzeniu sa však asi nie je možné vyhnúť, pretože šifrovanie predchádza krátkej inicializácii. Pod inicializáciou sa rozumie autentifikáciu a synchronizácia šifrovania. Iným aspektom je nemožnosť zabezpečiť integritu prenášaných údajov, pretože nie je možné vložiť redundantnú informáciu do B kanála obmedzila by sa kvalita B kanála. Chybovosť prenosových kanálov, akým je B kanál, vnáša do šifrovania komplikácie. Ak totiž dôjde k strate synchronizácie medzi algoritmami, všetky ďalšie údaje budú nesprávne dešifrované. Takúto situáciu je potrebné detekovať a zotaviť sa z nej. Synchronizačné mechanizmy, ako i mechanizmy detekcie straty synchronizácie budú v kratkosti opísané v ďalších odstavcoch.

41 3 Architektonický návrh ASMI 25 Je potrebné rozdeliť chyby kanála na dve základné časti. V prvom rade ide o poškodenie bitu alebo bitovej postupnosti; čím sa žiaden bit nevynechá, ani nepridá. Druhou chybou môže byť tzv. sklz (slip, angl.). Ten je charakteristický vsunutím alebo výpadkom bitu alebo postupnosti bitov. Kanál B je zarovnaný na bajty postupnosti ôsmych bitov a preto počet bitov sklzu v B kanáli môže byť len násobkom ôsmych. Vzhľadom na povahu B kanála je vhodné použiť blokový šifrovací algoritmus v niektorom zo základných operačných módov: ECB Electronic Codebook, CBC Cipher Block Chaining, CFB Cipher Feedback, OFB Output Feedback podľa [22] kap Modes of operation, kde sú uvedené veľmi podrobne aj jednotlivé vlastnosti. Ďalší text je založený na týchto informáciách. Módy ECB a CBC je možné vylúčiť prakticky okamžite pretože potrebujú synchronizáciu údajov na šírku šifrovacieho bloku, ktorá je obvykle oveľa vyššia ako šírka oktetu B kanála. Pre účely šifrovania kanála B je to veľmi nevyhovujúce. Módy CFB a OFB podporujú voľbu šírky šifrovaných údajov pre účely šifrovania ISDN je s výhodou zvolená na 8 bitov 1 oktet. Oba módy sú pomerne dobre použiteľné s nasledujúcimi vlastnosťami. Mód CFB má tzv. samosynchronizujúcu schopnosť, ktorá sa zotaví z chybne preneseného oktetu cez sieť ISDN, ale aj z jeho straty pri sklze. Nevýhodou je strata dobre prenesených oktetov kanála B po jednom chybne prenesenom oktete. Pre šírku boku algoritmu 128bitov je to 128/8 = 16 oktetov. Mód OFB oproti módu CFB má približne rovnaké vlastnosti. Avšak sklz oktetu spôsobí trvalé rozsynchronizovanie. Tento stav je potrebné detekovať a zotaviť za z neho. Riešením by mohlo byť pravidelné vysielanie synchronizačných oktetov s presne definovanou hodnotou (angl. magic number). Tým je zabezpečená detekcia straty synchronizácie. Následne sa algoritmy môžu opäť zosynchronizovať a opätovne spustiť. Výhodou módu OFB je strata iba tých oktetov v kanáli B, ktoré by sa chybne preniesli za predpokladu, že by nenastal sklz. Čiže chyba v oktete by sa nerozšírila do ďalších 16 oktetov, ako bolo opísané vyššie. Nevýhodou je nutnosť vysielať synchronizačné oktety, ktoré by zaniesli do prenosu oktetov v B kanáli trvalú chybu na tomto mieste. Chyba jedného bitu v oktete B kanála spôsobuje chybu 16 nasledujúcich oktetov v móde CFB, za predpokladu použitia algoritmu so šírkou bloku 128 bitov. Pre hlasové spojenie je výpadok 16 oktetov interpretovaný účastníkom ako malé puknutie. 16 oktetov v prepočte na čas puknutia v slúchadle je približne 2ms. Pre paketové služby je situácia iná. Jediná bitová chyba rámca protokolu LAPD spôsobí neplatnosť celého rámca, pretože platnosť je odvodená od výpočtu a kontrole kódu CRC-16. Potom je už jedno, či je chybný jeden alebo 16 oktetov, pretože veľkosť rámca LAPD je rádovo väčšia ako 16 oktetov. Vzhľadom na uvedené vlastnosti módov OFB a CFB sa pre implementáciu šifrovacieho algoritmu v ASMI zvolil mód CFB. Tento je ďalej rozpracovaný pri opise ISMX v kap Zvolený blokový šifrovací algoritmus je AES [9]. Má vyhovujúce implementačné vlastnosti a zároveň je dnes bežným štandardom. Šírka bloku a šírka kľúča je 128 bitov. Pre potreby ISMX bolo nutné vyvinúť Mini-jadro AES opísané v kap. 6.

42 26 Autonómny šifrovací modul ISDN Nominálna bitová chybovosť B kanála je 10-7 [17], čo znamená priemerne jeden chybný bit v 10 7 po sebe idúcich bitov. S uvážením bitovej rýchlosti B kanála, je možné vypočítať priemerný čas t E, za ktorý dôjde k bitovej chybe: 10 7 bitov t E = 156 sekúnd bitov za sekundu V prepočte je to asi 550 krát za jeden deň. To znamená, že približne každé dve minúty dôjde k výpadku 1+16 oktetov v kanáli B. Pre používateľa kanála B je táto zmena oproti nešifrovanému kanálu B prakticky nepostrehnuteľná.

43 4 Technické prostriedky ASMI 27 4 TECHNICKÉ PROSTRIEDKY ASMI Technické prostriedky ASMI sú hardvérovou úrovňou ASMI počítačového systému APS, ktorý je opísaný v kap Celá hardvérová časť APS je rozdelená na 3 dosky plošných spojov (DPS): doska zdroja APS-Z, doska procesora APS-P, doska prístupu na ISDN a obvod Xilinx APS-IX. Rozdelenie na 3 časti vychádza z výhody vyššej modulárnosti, ako i jednoduchšieho oživovania a testovania takto zostaveného počítačového systému. V ďašom budú jednotlivé časti podrobne opísané na základe schém zapojení. Schémy zapojenia, ako i dosky plošných spojov boli vypracované pomocou programu Design Explorer 99SE od firmy Protel. Projektové súbory APS pre tento program sú na elektronickom médiu, ktorého obsah je uvedený v prílohe A. Všetky schémy zapojenia, zoznamy použitých súčiastok a niektoré časti plošných spojov sú uvedené v prílohe F. Plošné spoje nepoužívajú tenší prepoj (angl. track) ako 0.254mm (10mil = 10*10-3 inch). Schémy zapojenia APS (APS-Z, APS-P, APS-IX) sú rozdelené na niekoľko častí, pričom každá schéma je jednoznačne identifikovaná pomocou názvu schémy (angl. sheet name). Navyše je každá schéma označená menom dosky plošných spojov. Uvedené technické prostriedky ASMI umožňujú reálne odskúšať šifrovanie na S/T rozhraní siete ISDN. 4.1 Doska zdroja APS-Z Pre celkovú funkciu APS je nutný napájací zdroj s výstupnými napätiami +2.5V a +3.3V. Pričom napätie +2.5V sa používa výhradne len pre vnútorné jadrá obvodu ZFx86 a obvodu Xilinx. Napätím +3.3V sú napájané ostatné časti APS. Zvolené vstupné napätie pre tento napájací zdroj je +12V, pričom sa predpokladá jeho všeobecná dostupnosť. Napätia +2.5V a +3.3V sú získavané impulzne z napätia +12V pomocou obvodu LM2641. Katalógový list tohto obvodu je uvedený v [20]. Schéma zapojenia APS-Z je uvedená v prílohe F, pod názvom schémy POWER (angl. "Sheet name: POWER"). Obvod LM2641 je duálny riadiaci obvod pre impulzný zdroj znižujúci napätie (angl. step-down) podľa [15]. Obvod je v štandardnom zapojení podľa katalógového listu s použitím odporúčaných súčiastok. Obvod na rezistoroch R15 a R25 udržuje napätie 1.238V pomocou spätnej väzby FB1 a FB2. Ľavá vetva má rezistormi R15 a R16 nastavené výstupné napätie na +2.5V. Pravá vetva má rezistormi R25 a R26 nastavené výstupné napätie na +3.3V. Osadením prepojky J1 je možné dosiahnuť stabilnú pracovnú frekvenciu zdroja, pokiaľ sa to bude vyžadovať. Obvod pri nižššej záťaži v opačnom prípade frekvenciu znižuje, resp. nespína v niektorých periódach vôbec.

44 28 Autonómny šifrovací modul ISDN Elektroluminisenčné diódy D1 a D2 indikujú prítomnosť príslušného generovaného napätia +2.5V, resp. +3.3V. Výstupné generované napätia sú privedené na konektory K1 a K2. Vstupné napätie +12V je nutné priviesť na konektor K3. Rezistory R11-R14 a R21-R24 slúžia na nastavenie prúdovej poistky, ktorá zapína svoju funkciu, ak je na rezistoroch vyššie napätie ako 100mV. Hodnotami rezistorov uvedenými na schéme je nastavené obmedzenie prúdu výstupu +2.5V na 4A a obmedzenie prúdu výstupu +3.3V na 3A. Celková spotreba ostatných dvoch častí APS je však očakávaná oveľa nižšia. Uvedené obmedzenia sú zároveň maximálne pre daný obvod a použité tranzistory T11, T12, T21 a T22, resp. ostatné diskrétne súčiastky s tým súvisiace. Celý napájací zdroj je chránený pasívnou poistkou F1. V danom zapojení výrobca obvodu LM2641 udáva účinnosť zdroja približne na úrovni 85% a viac v závislosti od odoberaného výstupného prúdu, ktorý by mal byť väčší ako 100mA. Návrh dosky plošného spoja je pri spínaných zdrojoch obvzlášť dôležitý. Bol riadený základnými technikami opísanými v [16] a [18]. Katalógový list použitých tranzistorov NDS 8410 je uvedený v [24]. Katalógový list rekuperačných diód MBRS130T3 je uvedený v [21]. Katalógový list použitých indukčností CDRH127 je uvedený v [7] Oživenie Po dôkladnej kontrole vyhotovenej dosky plošných spojov a osadení súčiastkami je možné pristúpiť k samotnému oživeniu zdroja. Výstupy +2.5V a +3.3V zaťažíme rezistormi 2Ω dimenzovanými na zaťaženie najmenej 6W. Na vstup +12V pripojíme laboratórny napájací zdroj s prúdovou poistkou nastavenou približne na 1.5A. Voltmetrom odmeriame výstupné napätia +2.5V a +3.3V, ktoré by pri bezchybnej funkcii zdroja mali byť v tolerancii 10%. Skontrolujeme celkový prúdový odber zdroja, ktorý by nemal presiahnuť 1.2A. V ďalšom skontrolujeme referenčné napätie na obvode LM2641 na pine č. 9, ktoré by malo byť 2.5V s chybou max. 50mV. Nakoniec skontrolujeme pracovnú frekvenciu zdroja, ktorá by sa mala pohybovať v rozmedzí 300kHz +/- 60Khz. Frekvenciu odmeriame osciloskopom alebo frekventometrom na pine č. 7 obvodu LM2641. Po týchto krokoch je napájací zdroj APS-Z pripravený k inštalácii do APS. 4.2 Doska procesora APS-P Doska procesora APS-P je základnou doskou APS. V architektúrach typu PC je podobný typ dosky často označovaný ako matičná doska. Jej jadrom je procesor ZFx86 od firmy ZF Micro Devices, Inc. Tento procesor je v podstate kompletný počítač s architektúrou PC. Bloková schéma dosky je uvedená na obr Jednotlivé časti tejto dosky sú opísané v ďalšom po jednotlivých schémach. Pri návrhu celkovej schémy APS-P bol využitý samotný katalógový list ZFx86 [46] spolu s príkladom zapojenia a opisu Integrovaného vývojového systému (angl. Integrated Development System IDS) v [45], resp. [47]. Celková schéma bola verifikovaná podľa [2]. Zjednodušené informácie o použití procesora ZFx86 a jeho rozhraní sú uvedené v [48]. V procesore ZFx86 sú použité jadrá severného a južného mosta (angl. north and south bridge) uvedené v [26], resp. v [10] od firmy National Semiconductor, Inc.

45 4 Technické prostriedky ASMI 29 Schéma TOPSHEET-P (1) Táto schéma je hlavnou schémou APS-P. Združuje všetky ostatné schémy s vyznačeným prepojením. Schéma SYSTEM (11) V tejto schéme je zapojená základná časť obvodu ZFx81 U1A. Prerušovacie vstupy IRQ3 až IRQ12 majú zapojený pull-up rezistor. Časti USB a PS2 obvodu ZFx86 nie sú využité. Piny BEEP_N, SCL_C, SDA, WDI, WDO a PWM nie sú využité. Na nevyužité časti sú zapojené pull-up, resp. pull-down rezistory podľa odporúčaní. Piezo-elektrický kryštál Q1 je použitý pre generovanie základnej frekvencie 32kHz určenej k funkcii reálnych hodín vo vnútri obvodu; tieto sú funkčné aj pri odpojenom hlavnom napájacom napätí za predpokladu prítomnosti záložnej batérie. Ďalšie hodinové vstupy sú zapojené podľa odporúčaní v [44], pričom jednotlivé taktovacie signály 48MHz, 14MHz a 33MHZ prichádzajú zo schémy CLOCK. Signál MAIN_RESET# prichádza zo schémy RESET. Aktívnym signálom je procesor držaný v stave RESET. Signál FLASH_CS# slúži pre výber pamäti FLASH (U4) na zbernici ISA. Na konektrore J15 sú vyvedené signály rozhrania JTAG. Schéma CLOCK (12) Obvod ICS (U5) generuje základné taktovacie signály pre procesor. Sú to 2x 33MHz, 14MHz a 48MHz. Podľa katalógového listu obvodu [11] je zvolené štandardné zapojenie. Pomocou konektora J16 je možné prepojkami určiť pracovnú frekvenciu procesora. Štandardný stav je PSEL1=1 a PSEL0=0, podľa ktorého je nutné zapojiť aj prepojky na J16. Tabuľka na schéme určuje korektné zapojenie prepojok. Schéma RESET (8) Pre generovanie signálu MAIN_RESET# bol zvolený obvod TPS3705 (U7). Je zapojený v štandarnom zapojení uvedenom v katalógovom liste obvodu [28]. Po stlačení tlačidla B2 je signál MAIN_RESET# aktivovaný až po jeho uvoľnenie. Signál MAIN_RESET# má zaručenú bezzákmitovosť a je preto vhodný pre tento účel. Po stabilizácii napájacieho napätia na tomto obvode je signál MAIN_RESET# pridržaný v aktívnom stave ešte približne 50ms. Schéma BOOTSTRAP (7) Signály SA[23..0] určujú pri štarte procesora jeho základné nastavenie. Sú vzorkované ihneď po prechode do normálnej funkcie zo stavu reset. Ich hodnotu je možné nastaviť pull-up, resp. pull-down rezistormi. Na schéme je určená funkcia jednotlivých signálov. Rezistory R165 a R168 je pre správnu funkciu procesora nutné osadiť. Rezistory R166 a R168 sa osadzujú len v prípade požiadavky na zmenu násobiaceho faktora pre taktovaciu frekvenciu jadra procesora. Pomocou tlačidla B1, resp. konektora J13 je možné za súčasného stlačenia tlačidla B2 (reset) naštartovať procesor z jeho internej pamäti ROM. Týmto spôsobom je procesor pripravený komunikovať cez rozhranie ZTAG. Bližší opis tejto vlastnosti je opísaný v kap Cez rozhranie ZTAG je možné nahradiť stlačenie tlačidla B1 pomocou signálu BUR_EN.

46 30 Autonómny šifrovací modul ISDN Schéma ZTAG (9) Rozhranie ZTAG je určené k manažmentu APS-P opísaného v kap Je zapojené štandardným spôsobom podľa katalógového listu procesora. Na rozhranie ZTAG konektor J18 sa pripája ZTAG-DONGLE [50], čo je vlastne konvertor rozhrania ZTAG na štandardné paralelné rozhranie pre pripojenie tlačiarni k počítačom typu PC (často nazývané aj Centronics). Signály diskového rozhrania (IDE) nie sú využité, preto podľa katalógového listu ZFx86 sú použité uvedené pull-up, resp. pull-down rezistory. Schéma LPT+COM (4) Paralelné rozhranie procesora ZFx86 je dedikované pre programovanie obvodu Xilinx na doske APS-IX. Rezistory R105 až R119 plnia ochrannú funkciu. Rezistory R57 až R66 určujú stav príslušných signálov po štarte APS-P až po inicializáciu paralelného portu. Rezistor R104 blokuje obvod Xilinx od prijmu programu. Aktívnym signálom na pine GPIO7 obvodu U1F je toto blokovanie možné zrušiť. Blokovanie sa uplnatní pri inicializácii paralelného portu samotným BIOS-om, ale i zavádzaným operačným systémom. Konektor J17 prenáša tieto signály do dosky APS-IX, spolu s napájacím napätím +2.5V. Programovanie obvodu Xilinx je podrobne vysvetlené v [37]. Rozhrania IrDA a COM2 nie sú použité a preto sú podľa katalógového listu procesora vyradené z funkcie pull-up, resp. pull-down rezistormi. Rozhranie COM1 je využité. Je to v podstate štandardné RS-232 rozhranie, pričom sú použité len signály RX, TX, RTS a CTS. Tieto postačujú pre prenos dátovej informácie (TX a RX) v oboch smeroch, ako i pre riadenie toku prenášaných dát (RTS, CTS). V schéme COM1 sú tieto signály napäťovo upravené pre dodržanie štandardu RS-232. Schéma COM1 (5) Obvod MAX323 (U6) je použitý v štandardnom zapojení podľa katalógového listu [1]. Jeho funkciou je zabezpečiť konverziu 3.3V logiky na logiku štandardnú pre rozhranie RS-232. Na konektore K3 je vyvedený 1. sériový port procesora ZFx86. Tento je možné použiť všeobecne alebo pre manažovacie účely opísané v kap Schéma PCI (6) Rozhranie PCI nie je využité. Podľa odporúčaní v katalógovom liste je vyradené z funkcie. Schéma SDRAM (3) Operačná pamäť procesora ZFx86 je zapojená podľa odporúčaní uvedených v katalógovom liste ZFx86 a podľa príkladu zapojenia IDS [45]. Je to pamäť typu SDRAM v obvodoch U2 a U3. Pričom každý z obvodov je 16MB pamäť SDRAM MT48LC8M16A2 od firmy Micron Technology, Inc. Katalógový list tejto pamäti je uvedený v [40]. Schéma ISA+FLASH (13) Pamäť typu FLASH (U4) je určená pre uchovanie programového vybavenia APS, jej obsah je podrobne opísaný v kap Je zapojená podľa odporúčaní katalógového listu procesora ZFx86 a príkladu zapojenia IDS [45]. Pamäť je pripojená na štandardnú ISA zbernicu procesora ZFx86.

47 4 Technické prostriedky ASMI 31 Dekódovanie adresnej zbernice pre túto pamäť zabezpečuje procesor, resp. softvérové vybavenie pomocou tzv. ZF-LOGIC časti v procesora ZFx86. Na jej základe je potom generovaný signál FLASH_CS# uvedený na schéme SYSTEM. Katalógový list pamäte FLASH E28F128J3A od firmy Micron Technology, Inc. je uvedený v [31]. V ľavej časti schémy sú uvedené signály zbernice ISA, ktoré sú v konečnom dôsledku pripojené na konektor J14 v schéme PC104-P. Dátová zbernica SD[15..0] je rezistormi R85 až R100 uvedená do stavu logickej jednotky v čase, keď táto nie je budená z iného zdroja zariadenia. Rovnako ako aj niektoré signály ISA zbernice pomocou rezistorov R82, R148 až R151, R178 až R181 a R152. Schéma PC104-P (10) Na tejto schéme je na rozhranie ISA procesora ZFx86 pripojený konektor J14 v dvoch častiach A a B. Spôsob umiestnenia konektora na doske APS-P, typ konektora ako i signály sú v súlade so štandardom PC104 [25]. Tým je zabezpečená potenciálna možnosť pripojenia akejkoľvek periférnej karty spĺňajúcej rovnaký štandard od tretej strany. Jedinou podmienkou je komunikácia cez 3.3V logiku, ktorá je na konektore použitá. Pomocou tohto konektora sa pripája aj doska APS-IX. Schéma POWER-P (2) Na tejto schéme je pomocou konektorov K1 a K2 privedené napájacie napätie +3.3V a +2.5V z napájacieho zdroja APS-Z. Toto je filtrované kondenzátormi C24 a C25. Kondenzátory C26 až C50 slúžia na blokovanie príslušných častí obvodov APS-P. BAT1 je záložná batéria pre funkciu reálnych hodín a udržiavanie pamäte CMOS v obvode ZFx86 aj pri neprítomnosti hlavného napájacieho napätia. Konektor J1 má zmiešanú funkciu, pričom normálny stav je naznačený na schéme. Prepojením pinov 2 a 1 je možné vymazať obsah pamäti CMOS (táto slúži pre uchovanie nastavení v BIOS-e). Prípadne cez pin 2 je možné priviesť externé záložné napätie Oživenie Oživenie predchádza výrobe a osadeniu dosky plošných spojov APS-P. Konektory J15 a K3 sú bočné konektory, aby bolo možné do priamych konektorov J14 a J17 zasunúť dosku APS-IX ako dosku typu PC104. Dosku APS-P pripojíme k laboratórnemu zdroju +2.5V a +3.3V a skontrolujeme celkový odber, ktorý by nemal presiahnuť 1A na každej vetve napájania zvlášť. Po tomto kroku môžeme už použiť vyrobený a oživený napájací zdroj APS-Z. Skontrolujeme: napájacie napätia podľa možnosti všetkých použitých obvodoch, generovanie signálu MAIN_RESET#, taktovacie signály 33MHz, 14MHz, 48MHz na obvode ICS (U5).

48 32 Autonómny šifrovací modul ISDN Po tomto kroku pripojíme na konektor K3 pomocou nulového modemového kábla terminál s nastavením N1 (žiadna parita, 8 bitov dát, 1 stop bit). Potom stlačíme tlačidlo B1 a súčasne stlačíme a pustíme tlačidlo B2. Týmto sa spustí program z pamäti ROM v obvode ZFx86. Na terminály sa týmto sprístupní ZFix konzola opísaná v katalógovom liste obvodu ZFx86. Ak je spustenie konzoly úspešné, je možné pokračovať zavedením softvérovej výbavy podľa kap. 5. Pozn.: Konzola ZFix bude funkčná aj v prípade nefunkčnosti pamäte SDRAM a pamäte FLASH. 4.3 Doska prístupu na ISDN a obvod Xilinx APS-IX Doska APS-IX zabezpečuje prístup na rozhranie siete ISDN v referenčných bodoch S/T (kap ) pomocou obvodov IPAC-X (ISDN PC Adapter Circuit extended) PSB21150 od firmy Infineon. Katalógový list obvodu je uvedený v [13], stručný opis tohto obvodu je uvedený v [12]. Na doske sa ďalej nachádza obvod FPGA Spartan-II XC2S100 od firmy Xilinx, Inc. Katalógové listy sú rozdelené do 4 častí [38], [37], [36] a [39]. Obvody IPAC-X a obvod Xilinx sú pripojené priamo na ISA zbernicu, pričom obvod Xilinx zabezpečuje dekódovanie adresy pre obvody IPAC-X, resp. generovanie výberového signálu. Rozmery dosky a rozmiestnenie konektorov vyhovuje štandardu PC104 [25], doska APS-IX je určená k zasunutiu do dosky APS-P. V ďalšom sú opísané jednotlivé schémy zapojenia APS-IX. Schéma TOPSHEET-IX (1) Táto schéma je hlavnou schémou APS-IX. Združuje všetky ostatné schémy. Schéma XILINX (2) V hornej časti tejto schémy sú pomocou konektora J1 pripojené programovacie signály, ktoré prichádzajú z dosky APS-P z paralelného rozhrania procesora ZFx86. Pomocou toho istého konektora je pripojené aj napájacie napätie +2.5V pre obvod Xilinx. Konektor J2 umožňuje nastaviť programovací mód obvodu Xilinx. Pre paralelný spôsob programovania osadíme na piny 1 a 2 konektora J2 prepojku [37]. Na konektore J3 je štandardným spôsobom vyvedené rozhranie JTAG obvodu Xilinx. Do obvodu Xilinx, v dolnej časti schémy, sú pripojené signály prichádzajúce zo schémy IOM. Tieto signály sa týkajú v podstate len rozhrania IOM-2 a budú vysvetlené pri opise schémy IOM. Schéma IOM (3) Obovody IC1 a IC2 (PSB21150) tvoria prístup na S/T rozhranie ISDN. Obvod IC2 je v role LT-T. Signál SCLK1536 je synchrónny vzhľadom na sieť ISDN. Preto sa týmto signálom synchronizuje aj obvod IC1.

49 4 Technické prostriedky ASMI 33 Obvody IC1 a IC2 majú IOM-2 zbernicu navzájom prepojenú, aby bol umožnený prenos kanálovej štruktúry 2B+D. Pričom signály DD a DU prechádzajú cez obvod Xilinx, ktorému je umožnené tieto signály vhodne meniť podľa kap V prípade potreby je možné pomocou J5 a J6 tieto signály prepojiť manuálne, bez účasti obvodu Xilinx. Do obvodu Xilinx vstupujú signály SCLK1536 (DCL), FSC (synchronizácia rámcov) a SDS[3..0]. Použitie týchto signálov je dostatočne opísané v kap Módy LT-T a LT-S sú dostatočne vysvetlené na konci kap Konektormi J4 a J7 je možné zmeniť použitý kanál na zbernici IOM-2 daným obovodom podľa katalógového listu obvodu PSB Signál AUX5 IC2C poskytuje rámcovú synchronizáciu pre obvod IC1 a obvod Xilinx. Signál AUX4 IC2C poskytuje špeciálnu multirámcovú synchronizáciu medzi obvodmi IC1 a IC2 opísanú v katalógovom liste. Ostatné AUX časti obvodov IC1 a IC2 sú v podstate nevyužité (pullup rezistory R7 až R15). Schéma POWER (4) V tejto časti schémy je zapojené napájanie obvodov IC1, IC2 a U1. Uvedené kondenzátory blokujú jednotlivé napájacie napätia týchto obvodov. Schéma MISC-IX (5) Obvod PSB21150 vyžaduje pripojenie taktovacieho signálu 7.68MHz. Pre obvod IC1 je použitý kryštál a využitý interný oscilátor obvodu. Obvod IC2 je napájaný taktovacím signálom z obvodu IC1. Na tejto schéme sú určené aj módy obvodov LT-S a LT-T vyznačeným spôsobom. Elektroluminisenčné diódy D1, resp. D2 indikujú aktivované rozhranie S/T v obvode IC1, resp. IC2. Signály SX a SR obvodov IC1 a IC2 sú fyzické signály rozhrania S/T pred ich použitím sú však upravené a prispôsobené podľa schémy S0BUS. Schéma S0BUS (6) Táto schéma priamo vychádza z príkladu zapojenia uvedeného v [29]. Je to hardvérová príručka k vývojovej doske od firmy Infineon, opis jej softvérovej časti je uvedený v [30]. Schéma HOST INTERFACE (8) Na tejto schéme sú obvody IC1 a IC2 pripojené k ISA rozhraniu cez konektor J14 na schéme PC104-IX. Obvod Xilinx generuje signály IC1CS#, IC2CS#, AMODE a RST#. Signál AMODE určuje typ adresácie obvodov PSB Aktívny stav tohto signálu sprístupní registrovú sadu PSB21150 pomocou nepriamej adresácie sú nutné dva registre. Do prvého sa zapisuje adresa registra, ktorý je potom prístupný cez druhý register. Priame adresovanie (pri neaktívnom signáli AMODE) je však oveľa výhodnejšie obvod PSB21150 obsahuje 256 špecifických registrov, ktoré sú podrobne opísané v katalógovom liste. Je však nutné experimentálne overiť, či je možné využiť horný I/O priestor na ISA zbernici obvodu ZFx86. Z historických dôvodov sa totiž priestor nad adresou 1024 nevyužíva, resp. je cyklicky mapovaný.

50 34 Autonómny šifrovací modul ISDN Signály adresnej zbernice ISA SA[8..1] a signály dátovej zbernice ISA SD[15..0] sú na obvody privedené tak, aby pri 16 bitovom I/O prenose bolo možné naraz obslúžiť oba obvody súčasne (prepodkladá sa rovnaký register na oboch obvodoch). Týmto riešením sa usporia I/O prenosy po zbernici ISA, ktoré by sa inak museli vykonať na dva krát (2 krát 8 bitový prenos). Signály IC1CS# a IC2CS# sú výberové signály obvodov IC1 a IC2. Obvod Xilinx musí zabezpečiť vhodné mapovanie týchto obvodov do I/O priestoru zbernice ISA. Táto funkcionalita nie je zatiaľ implementovaná musí sa experimentálne overiť najvhodnejší spôsob adresovania obvodov PSB21150 (priamy alebo nepriamy). Schéma PC104-IX (7) Na tejto schéme je k obvodom IC1, IC2 a U1 pripojený konektor J14 ISA zbernica. Rezistory R34 až R37 určujú hodnoty príslušných signálov pri nenaprogramovanom obvode Xilinx, aby nedošlo k náhodnému chovaniu obvodov IC1 a IC2. Obod Xilinx má pripojené dva prerušovacie signály IRQ, pomocou ktorých je možné vyvolať príslušné prerušenie. Ďalej je na obvod Xilinx pripojený DMA kanál č. 1, ktorý je v prípade potreby možné využiť. Taktovací signál zbernice ISA BCLK je privedený na pin GCK3 obvodu Xilinx (U1A). Týmto spôsobom je získavaný základný taktovací signál pre ISMX (kap. 7) Oživenie Po výrobe a osadení dosky APS-IX je možné pristúpiť k oživeniu. K oživenej doske APS-P zasunieme dosku APS-IX. V prípade nedostupnosti rozhraní S/T osadíme aj rezistory R18 až R21, ktoré simulujú impedanciu siete ISDN. Skontrolujeme: napájacie napätia obvodov IC1, IC2 a U1, taktovací signál 7.68MHz na pine č. 27 obvodu IC1. Obvod Xilinx môžeme skúšobne naprogramovať cez JTAG konektor J3 zistíme tak jeho funčnosť, pretože programovací softvér nám oznámi úspešnosť programovania. Ďalšie overenie funkčnosti je v podstate možné už len na softvérovej úrovni, resp. reálnom odskúšaní.

51 5 Softvérová výbava ASMI 35 5 SOFTVÉROVÁ VÝBAVA ASMI V tejto kapitole je opísaná štruktúra základnej softvérovej výbavy, ktorá je nutná pre úspešný štart operačného systému v APS (kap. 3.5). V ďalšom je uvedený spôsob manažmentu ASMI zo servisného pohľadu. Ide o spôsob zavedenia softvéru do pamäti FLASH, resp. určenie obsahu tejto pamäti. Samotný softvér, ktorý pracuje pod daným operačným systémom, pre riadenie ASMI nie je predmetom tejto práce (kap ). V ďalšom texte tejto kapitoly pod riadiacim softvérom treba rozumieť práve tento softvér. Softvérová výbava je určená pre konkrétny počítačový systém APS, ktorého technické prostriedky sú opísané v kap Nutné softvérové súčasti 256kB PhoenixBIOS v4.0 Linux Loader Komprimovaný súborový systém Spolu max. 16MB Linuxové jadro Obr. 5-1 Odporúčaný obsah pamäti FLASH Štart procesora ZFx86 je za normálnych okolností z pamäti typu FLASH (kap. 3.5). Obsah tejto pamäti je na obr Návrh APS nevylučuje aj iný obsah, ale pre praktičnosť a univerzálnosť je takýto obsah odporučený. APS je plne kompatibilný s architektúrou PC, a preto je možné zaviesť akýkoľvek bežný operačný systém používaný na tejto architektúre. Procesor najskôr začne vykonávať kód BIOS-u PhoenixBIOS v4.0. Používateľský manuál je uvedený v [27]. Na základe tzv. Option-ROM [42] sa nakoniec odovzdá riadenie programu Linux Loader, ktorý je postkytovaný firmou ZF Micro Devices, Inc. Tento program potom zavedie jadro operačného systému Linux do operačnej pamäti SDRAM, odkiaľ ho následne spustí. Ešte predtým je však prenesený aj komprimovaný súborový systém tiež do operačnej pamäti.

52 36 Autonómny šifrovací modul ISDN Jadro operačného systému Linux musí byť nakonfigurované tak, aby k danému komprimovanému súborovému systému umožnilo prístup a zaviedlo z neho ďalšie programy riadiaci softvér. Ďalšie informácie k zavedeniu operačného systému Linux sú uvedené v [4]. Veľmi podrobne je zavedenie programov z pamäte FLASH pre ZFx86 opísané v [5]. V komprimovanom súborovom systéme je uložený aj ISMX (kap. 7), ako programovací súbor priamo pre obvod Xilinx. Odtiaľ za pomoci riadiaceho softvéru je potom cez paralelné rozhranie (kap. 3.5) obvod Xilinx naprogramovaný a uvedený do chodu. 5.2 Spôsob manažmentu V tejto kapitole je opísaný spôsob manažmentu ASMI zo servisného pohľadu. Ide najmä o spôsob naprogramovania pamäti FLASH s obsahom uvedeným v predchádzajúcej kapitole. Procesor ZFx86 obsahuje špeciálnu 12kB pamäť typu ROM v ktorej je umiestnený BUR (angl. Boot Update ROM) kód [46]. BUR umožňuje pomocou rozhrania ZTAG a pomocou sériového rozhrania (kap. 3.5) zaviesť do vyrovnávacej pamäti procesora ZFx86 akýkoľvek používateľský program do veľkosti niekoľko kb. To je umožnené pomocou špeciálneho softvéru Z-TAG Manager od firmy ZF Micro Devices, Inc. Používateľský manuál je uvedený v [49]. Tento sofvér sa spustí na inom stroji typu PC s operačným systémom Windows. Naprogramovanie pamäte FLASH zabezpečuje potom práve tento používateľský program, ktorý sa vykonáva priamo z vyrovnávacej pamäti procesora. Obsah pamäti FLASH sa prijíma cez rozhranie ZTAG alebo sériové rozhranie. Tento program je potrebné navrhnúť a implementovať, vzhľadom na použitý typ FLASH. Príklad takéhoto programu je uvedený v [47]. Zavedenie programu do vyrovanávacej pamäti procesora má veľký význam v tom, že tento program sa začne správne vykonávať aj keď hlavná operačná pamäť typu SDRAM nefunguje. To sa využíva pri oživovaní procesora, resp. APS.

53 6 Iteračné Mini-jadro AES 37 6 ITERAČNÉ MINI-JADRO AES Mini-jadro AES je navrhnuté a odladené jadro v jazyku VHDL, ktoré implementuje šifrovací algoritmus AES 1 [9], resp. algoritmus Rijndael [8]. Bolo vyvinuté s cieľom zabudovania do ISDN šifrovacieho modulu Xilinx (ISMX). Jeho všeobecnosť a transparentný návrh ho však predurčujú pre znovupoužitie v ďalších aplikáciách, kde sa požaduje čo najmenšia spotreba plochy na programovateľnom obvode. Vzhľadom na jeho konštrukciu možno povedať, že je to jadro iteračné a pracuje s 32 bitovými vektormi. Mini-jadro AES pracuje s blokmi o šírke 128 bitov, s kľúčmi so šírkou 128bitov. Je vhodné pre prácu v móde CFB (kap. 7.2) nakoľko mód dešifrovania nie je implementovaný. Vnútorná štruktúra jadra po malých úpravách a zjednodušeniach je schopná aj dešifrovania. Trojdimenzionálne grafické znázornenie algoritmu AES je veľmi pekne spracované v [33]. Pozn.: Algoritmus Rijndael je navrhnutý s premenlivým počtom bitov v texte ako i s premenlivým počtom bitov kľúča. AES je štandard, ktorý vymedzuje šírku bloku algoritmu Rijndael na 128 bitov a kľúč je možné zvoliť v šírkach 128, 192 a 256 bitov. 6.1 Základné požiadavky V tejto sú uvedené základné požiadavky, ktoré boli kladené na návrh a použiteľnosť jadra. Sú odvinuté od potrieb zabudovania tohto jadra do ISMX kap. 7. Vzhľadom na zvolené FPGA rodiny Spartan-II XC2S100 je potrebné jadro navrhnúť s čo najmenšou spotrebou plochy čipu, tak aby výsledný výkon algoritmu vyhovoval pre šifrovanie min. 4 ISDN B-kanálov. Samotná inicializácia jadra definícia vstupných vektorov musí byť v primeranej granularite pre jednoduchú prácu s vektormi. Ako bude naznačené v ďalšom jadro pracuje s 32 bitovými vektormi, ktoré sú jednoducho v obvode spracovateľné a uchovateľné v blokovej pamäti. 128 bitová šírka vstupného otvoreného textu a 128 bitová šírka kľúča je vzhľadom na rozmer obvodu nanajvýš nevyhovujúca. Jadro musí byť navrhnuté v jazyku VHDL, aby bolo zlúčiteľné a jednoducho zabudovateľné do ISMX. Samotné ISMX potrebuje šifrovacie jadro, ktoré implementuje šifrovací mód algoritmu AES a pracuje so 128 bitovou šírkou textu a so 128 bitovou šírkou kľúča. 6.2 Stručný opis algoritmu AES Algoritmus AES je šifrovací algoritmus pracujúci na báze Feistelovských šifier [22] kap. 7. Jeho vnútro je teda založené na rovnakom princípe ako veľmi dobre známy algoritmus DES, keďže sa tiež jedná o Feistelovskú šifru. Obsahuje však rozdielny výpočet v samotnom kole algoritmu, ako i rozdielne generovanie podkľúčov. 1 AES Advanced Encryption Standard vydaný Národným inštitútom pre štandardy a technológiu (National Institute of Standards and Technology NIST) v USA

54 38 Autonómny šifrovací modul ISDN Pre opis algoritmu je potrebné objasniť pojem stav algoritmu (state angl.) [9]. Stav algoritmu je definovaný ako mriežka bajtov na obr Uchováva momentálny stav algoritmu po každom kroku spracovania. Vstupný blok otvoreného textu má 128 bitov a je ho možné rozdeliť na 16 bajtov, pričom najvýznamnejší bajt má číslo 0 a najmenej významný číslo 15. V ďalšom si v krátkosti opíšeme 4 funkcie, ktoré pracujú nad stavom algoritmu a sú súčasťou každého kola. Mená funkcií uvádzame v pôvodnom znení, ako sú uvedené v štandarde AES: 1.) AddRoundKey, 2.) SubBytes, 3.) ShiftRows, 4.) MixColumns. Funkcia AddRoundKey je triviálna funkcia, ktorej výsledkom je bitový XOR nad stavom algoritmu a podkľúčom pre dané kolo. Podkľúč sa generuje po 32 bitoch zo vstupného kľúča. Funkcia SubBytes postupne premení každý bajt stavu algoritmu pomocou jedného (rovnakého pre všetky bajty) S-Box [9]. S-Box je definovaný ako tabuľka, kde každá postupnosť vstupných 8 bitov má priradenú pevnú postupnosť výstupných 8 bitov. Funkcia ShiftRows je triviálna funkcia, ktorej výsledkom je len preskupenie bajtov stavu algoritmu podľa obr s0,0 s0,1 s0,2 s0, s1,0 s1,1 s1,2 s1, s2,0 s2,1 s2,2 s2, s3,0 s3,1 s3,2 s3,3 a) číslo bajtu b) názov poľa Obr. 6-1 Matica S stavu algoritmu AES S - vstup S - výstup Obr. 6-2 Znázornenie funkcie ShiftRows

55 6 Iteračné Mini-jadro AES 39 Poslednou funkciou je MixColumns. Je to netriviálna funkcia, ktorá pracuje nad stavom, stĺpec po stĺpci. Obsah stĺpca sa zamieša a vytvorí sa nový stĺpec. Samotné zamiešanie je pomerne komplikované a je uvedené v [9] kap Pre nás je dôležitá iba funkcia xtime, ktorá je tam tiež uvedená na tom istom mieste. Na funkcii xtime je totiž založené zjednodušenie funkcie MixColumns len na bitového operácie XOR. Označme bajt stavu algoritmu B (obr. 6-3), potom funkcia xtime je definovaná ako: if b7=1 then xtime(b) = (B shl 1) xor 0x1b else xtime(b) = B shl 1 endif, kde shl je bitový posun vľavo so stratou najvýznamnejšieho bitu. 0x1b je konštanta zapísaná v hexadecimálnom tvare; takéto značenie bude použité aj v nasledujúcom texte. MSB LSB B b7 b6 b5 b4 b3 b2 b1 b0 Obr. 6-3 Bity bajtu B stavu algoritmu Každý stĺpec je potom zamiešaný podľa nasledujúcich rovníc: s' s' s' s' 0, c 1, c 2, c 3, c = = = = ( 0x02 s0, c ) ( 0x03 s1, c ) s2, c s3, c, s0, c ( 0x02 s1, c ) ( 0x03 s2, c ) s3, c, s0, c s1, c ( 0x02 s2, c ) ( 0x03 s3, c ), ( 0x03 s ) s s ( 0x02 s ). 0, c 1, c Kde je bitová operácia XOR a je operácia násobenia nad polynómami. Malé c je číslo stĺpca, ktorý transformujeme. Potrebné je vedieť násobiť polynómy s x,c konštantami 0x02 a 0x03, čo nie je až také zložité. Funkcia xtime nám vlastne násobí daný polynóm polynómom x 1. Potom: Generovanie podkľúčov 0x02 B = xtime 0x03 B = xtime 2, c ( B), ( B) B. je založené na rekurzívnom generovaní 32 bitového vektora zo 4 predchádzajúcich 32 bitových podkľúčov. Ako prvé štyri 32 bitové vektory sa použijú 32 bitové vektory získané priamo zo 128 bitového vstupného kľúča. To sú vektory w[0], w[1], w[2], w[3]. Ostatné vektory w[4] až w[43], získame takto: temp = w[i-1] if i mod 4 = 0 then temp = SubWord(RotWord(temp) xor Rcon[i/4] endif w[i] = w[i-4] xor temp Funkcia SubWord v podstate iba nahradí každý bajt 32 bitového slova podľa S-Box, funkcia RotWord rotuje 32 bitový vektor o 8 bitov vľavo. Rcon je konštanta definovaná na obr , c

56 40 Autonómny šifrovací modul ISDN i Rcon[i] i Rcon[i] b Tri kroky algoritmu Obr. 6-4 Konštanta Rcon pre šifrovanie vstupného bloku sú v jednoduchom pseudokóde na obr Vstupom je stav algoritmu in inicializovaný vstupným blokom, podľa vyššie uvedeného pravidla, potom je to bitových vektorov (podkľúčov) w. Algoritmus začína (1. krok) bitovou operáciou XOR (AddRoundKey), kde sa urobí bitový XOR v podstate na vstupný blok a vstupný kľúč. Potom algoritmus pokračuje 10 kolami, z toho 9 je riadnych (2. krok). Posledné 10-te kolo (3. krok) sa líši od ostatných tým, že sa v ňom nevykonáva transformácia MixColumn. Cipher(byte in[16], byte out[16], 32bit word w[44]) begin byte state[16] state = in AddRoundKey(state, w[0..3]) for round = 1 step 1 to 10-1 SubBytes(state) ShiftRows(state) MixColumns(state) AddRoundKey(state, w[round*4.. (round+1)*4-1]) end for SubBytes(state) ShiftRows(state) AddRoundKey(state, w[40, 43]) end out = state Obr. 6-5 Pseudo kód algoritmu AES pre šifrovanie 6.3 Definícia rozhrania Výsledné rozhranie Mini-jadra AES je na obr Ako vidno kľúče i dáta vstupujú po 32 bitových vektoroch. Jadro prijíma vstupné údaje pri aktívnom signále load. Po úspešnom načítaní vstupných údajov oznamuje jadro zamestnanosť aktívnym signálom busy. Dokončenie šifrovania je signalizované de-aktivizovaným signálom busy. Vtedy je možné na výstupe data out postupne po 32 bitoch zaznamenať zašifrovaných 128 bitov. Podrobnejšie je spôsob použitia jadra opísaný v príklade na obr Mapovanie dát do 32 bitových vektorov je opísané v kapitole 6.6, kde overíme funkčnosť implementácie.

57 6 Iteračné Mini-jadro AES key data out data in load reset Mini-jadro AES clock busy data valid Obr. 6-6 Rozhranie Mini-jadra AES clk reset load busy data_valid key data in data out 57 hodinových cyklov Obr. 6-7 Typický sled signálov pri použití Mini-jadra AES 6.4 Štruktúra Implementácia algoritmu bola rozdelená na 3 hlavné časti: generovanie podkľúčov (entita keygen), prepočet jedného kola algoritmu (entita round), riadiaca logika (entita control). Celkový pohľad na hlavnú časť Mini-jadra AES je na obr Sú tam znázornené dve hlavné entity keygen a round. V nasledujúcich riadkoch si v krátkosti priblížime spôsob funkcie, ešte predtým však zdôraznime, že celkový návrh je smerovaný k tzv. RTL 2 štruktúre, t.j. štruktúre kde sa zaoberáme iba prenosmi medzi registrami. Každý register je taktovaný z rovnakého hodinového signálu. Riadiaca logika je v podstate stavový automat s pomocným počítadlom. Stavový automat je na obr Jednotlivé stavy budú počas nasledujúceho výkladu objasnené. Entity round a keygen pracujú v úzkej symbióze. Zdieľajú totiž medzi sebou 4 rozsiahle S-Box-y, na obrázku označené iba SBOX. Pri aktívnom signále load prechádza automat do stavu load. Vtedy vstupný kľúč prichádza cez vstup key do entity round do registra k0, paralelne so vstupnými údajmi prichádzajúcimi zo vstupu data in cez register d. Multiplexer D je nastavený na vstup 1, multiplexer C je nastavený na vstup 2. Po 4 taktoch sú už kľúč i vstupné dáta vo vnútri jadra. 2 RTL Register Transfer Logic [3]

58 42 Autonómny šifrovací modul ISDN V piatom takte je nutné deaktivovať signál load. Vtedy sa do registrov r0, r1, r2, r3 zapíše 1. krok algoritmu AES. Zároveň sa do registra k0 zapíše pudkľúč w[4], multiplexery B a E majú nastavený vstup 1 a multiplexer D vstup 0. Kroky algoritmu AES a podkľúče w sú opísané v kap Od tohto okamihu sa začínajú spracúvať jednotlivé kolá algoritmu AES (2. krok algoritmu) po taktoch takto: výpočet 1. stĺpca, výpočet ďalšieho podkľúča, stav s1 výpočet 2. stĺpca, výpočet ďalšieho podkľúča, stav s2 výpočet 3. stĺpca, výpočet ďalšieho podkľúča, stav s3 výpočet 4. stĺpca, výpočet ďalšieho podkľúča, stav s4 výpočet podkľúča pomocou SBOX (v tomto takte entita round zdieľa SBOX), stav s5. Multiplexer A je špeciálny multiplexer, ktorý vyberá posunutý stĺpec podľa obr Na obrázku entity round (obr. 6-9) je to znázornené prerušovanými šípkami do tohto multiplexera. V stavoch s1 až s4 je multiplexer B a C nastavený na vstup 0. Signál enable1 je aktívny iba v stave s4, kde sa naraz zapíše do registrov r nový stav (stav pre ďalšie kolo). Signál enable2 je neaktívny iba v stave s4, pretože je potreba pozdržania generovania podkľúča. Je to preto, že pre nasledujúci podkľúč je potrebný SBOX. SBOX je prepožičaný iba v každom piatom takte entite keygen, stav s5. V tomto stave sa teda vygeneruje nový podkľúč pomocou SBOX. Ďalej sa opäť pokračuje stavom s1. Automat si pri prechode zo stavu load do stavu s1 inicializuje jednoduché binárne počítadlo, ktoré je ikrementované v stave s3. Až počítadlo dosiahne 9 kola algoritmu AES je aktívny signál final. Vtedy sa prechádza do stavov sout1 až sout4, ktoré sú zhodné so stavmi s1 až s4 s tým rozdielom, že multiplexer C má nastavený vstup 1. Takže funkcia MixColumn sa neuplatní (3. krok algoritmu). V stave sout4 automat deaktivuje signál busy a oznamuje tým opäť pripravenosť prijať ďalšiu inicializáciu. V tomto jedinom stave sa aktivuje signál data_valid, čim sa indikujú prvé platné dáta na výstupe dout. Počas ďalších 3 taktov sa na výstupe dout objavia zostávajúce 32 bitové časti zašifrovaných údajov. RESET!final idle load load!load s1 s2 s3 s4 s5 final sout1 sout2 sout3 sout4 load!load Obr. 6-8 Stavový automat Mini-jadra AES Pre hlbšie pochopenie činnosti Mini-jadra AES a štúdium detailov je nutné nahliadnuť do zdrojových textov v jazyku VHDL. Najmä pokiaľ nás zaujíma presná funkcia stavového automatu, resp. riadiaca logika. Obsah zdrojových textov je opísaný v ďalšej kapitole.

59 6 Iteračné Mini-jadro AES 43 kin din r0 r1 r2 r3 d enable2 mux_dsel MUX D fbm k0r k1r k2r k0 k1 k2 k3 ROTATE enable1 sboxin fbr0 fbr1 mux_asel mux_bsel fbr2 MUX A col MUX B fbr3 dinr fb k3r rcon XOR colm csbox cmix SBOX MIX fb3 fb2 fb1 fb0 XOR XOR ckey mux_csel MUX C nkey0 nkey1 cmixm mux_esel MUX E entita "keygen" entita "round" Pozn.: Všetky zobrazené signálové cesty sú 32 bitové, okrem riadiacich signálov vyznačených kurzívou. XOR s0 s1 s2 32 dout Obr. 6-9 Podrobná schéma Mini-jadra AES bez riadiacej logiky

60 44 Autonómny šifrovací modul ISDN 6.5 Implementácia a jej výsledky Samotná implementácia Mini-jadra AES je napísaná v jazyku VHDL v týchto zdrojových súboroch: control.vhd counter.vhd keygen.vhd mix.vhd muxes.vhd regs.vhd rijndael.vhd rijndael_pkg.vhd rijndael_tb.vhd round.vhd sbox.vhd entita control stavový automat a generovanie signálu rcon entita pomocného počítadla entita keygen generovanie podkľúčov implementácia funkcie MixColumn implementácie multiplexerov implementácie registrov entita rijndael rozhranie (vrchná entita) pomocné definície entita rijndael_tb - základný test na Mini-jadro AES entita round výpočet kola entita sbox Mini-jadro AES je v podstate použiteľné v akomkoľvek nástroji pre syntézu VHDL a nie je viazané na štruktúru nejakého obvodu, resp. implementácii sa nepoužívajú inštancie tzv. elementov (napr. blokovej pamäti) konkrétnych obvodov. Syntéza a následná implementácia pre obvod Xilinx Spartan-II XC2S100 bola vykonaná v nástroji Xilinx ISE (Integrated Software Environment) v5.1i s ponechaním štandardného nastavenia, resp. optimalizáciou na plochu a nezachovanie hierarchie po preklade. Výsledky sú nasledovné: spotreba plochy čipu 48%, čo predstavuje 583 slices 3, resp. asi ekvivalentných hradiel, maximálna taktovacia rýchlosť 28.7MHz. Pri neustálej záťaži Mini-jadra AES na pracovnej frekvencii 25MHz sa za 1 sekundu môže vykonať až približne inicializácií doba pre opätovnú inicializáciu je 54 taktov. Vstupno výstupná bajtová rýchlosť šifrovaných dát (priepustnosť) je teda približne 7.4MB/s. Mini-jadro AES rijndael keygen control round Obr Základná hierarchia VHDL entít v implementácii Mini-jadra AES 6.6 Overenie funkčnosti Základné overenie funkčnosti Mini-jadra AES bolo vykonané na dvoch vzorkách uvedených v štandarde AES [9]. 1. overovacia vzorka 3 slice najmenšie elementy na úrovni FPGA, pozri [37]

61 6 Iteračné Mini-jadro AES 45 Otvorený text: Kľúč Zatvorený text: 3243f6a8 885a308d a2 e b7e aed2a6 abf cf4f3c d 02dc09fb dc a0b32 2. overovacia vzorka Otvorený text: aabb ccddeeff Kľúč: a0b 0c0d0e0f Zatvorený text: 69c4e0d8 6a7b0430 d8cdb780 70b4c55a Pod otvoreným textom je treba rozumieť nešifrovaný text. Pod zatvoreným textom je potrebné rozumieť šifrovaný text, ktorý bol získaný šifrovaním otvoreného textu. Číslovanie bajtov a bitov vzhľadom na opísaný algoritmus AES (kap. 6.2) je na obr Číslovanie bajtov Číslovanie bitov kľúča alebo textu Číslovanie bitov v rámci stĺpca Príklad - otvorený text z 1. overovacej vzorky f6 a8 88 5a 30 8d a2 e Obr Schéma pre číslovanie bajtov a bitov textu alebo kľúča Vyššie uvedenými vzorkami (zapísanými v hexadecimálnom tvare) bolo Mini-jadro AES inicializované v entite rijndael_tb.vhd na pracovnej frekvencii 10MHz. Časová simulácia (t.j. simulácia na najnižšej úrovni po kroku PAR 4 ) je uvedená v prílohe A. Tam je možné vidieť aj mapovanie 128 bitových vstupných a výstupných údajov do 32 bitových vektorov, ktoré je definované v Tab Číslo taktu signál load Čísla bajtov otvoreného textu Čísla bajtov kľúča Čísla bajtov zatvoreného textu signál data in signál key signál data out signál busy signál data_valid -1 X X X X X X 0 1 0, 1, 2, 3 0, 1, 2, 3 X 0 X 1 1 4, 5, 6, 7 4, 5, 6, 7 X , 9, 10, 11 8, 9, 10, 11 X , 13, 14, 15 12, 13, 14, 15 X X X X X X X X X X X X X X X X 0, 1, 2, X X X 4, 5, 6, X X X 8, 9, 10, X X X 12, 13, 14, Pozn.: "X" znamená, že v danom takte na signále nezálaží (angl. don't care), alebo signál v danom takte nemá význam Tab. 6-1 Definícia zadania úlohy Mini-jadru AES Od taktu č. 53 je Mini-jadro AES schopné prijať zadanie novej úlohy. Signál load môže byť aktívny neobmedzený počet taktov, zadanie úlohy však platí v posledných 4 taktoch s aktívnym signálom load. 4 PAR - Place and route - posledný krok pri implementácii

62 46 Autonómny šifrovací modul ISDN Simulácia je rozložená na dve časové osi: 0 až 1100ns inicializácia 1. overovacou vzorkou, 5600 až 6700ns výsledok šifrovania 1. overovacej vzorky, inicializácia 2. overovacou vzorkou. Ďalšie overovanie funkčnosti bolo realizované na vyššej úrovni, po zabudovaní jadra do ISMX kap. 7. Simulácia bola vykonaná simulátorom ModelSim v5.5e od firmy Mentor Graphics. Mini-jadro AES bolo overené dvoma overovacími vzorkami uvedenými v štandarde ako i niekoľkými ďalšími vzorkami získanými iným spôsobom. Pre všetky testované vzorky šifrovalo jadro správne. 6.7 Poznámky k implementácii Zo simulácií je zrejmé, že signál busy po príchode nábežnej hrany hodín krátko kmitne. Tento fakt však pre účely ISMX nie je na závadu, pretože do príchodu ďalšieho hodinového signálu je už dlho stabilný a jeho vzorkovanie môže bezpečne prebehnúť. Pri syntéze a implementácii entity control boli registrované varovné hlášky, kde kompilátor upozorňuje na stratu niektorých bitov signálu rcon. Toto je spôsobené optimalizáciou prekladača; 24 bitov z 32 bitov generovaných pre signál rcon je totiž úplne stabilných. Podobný prístup k návrhu vnútornej štruktúry Mini-jadra je možné, po malých zjednodušeniach, zaujať aj pre dešifrovanie. Najviac plochy zaberajú samotné S-Box-y, tieto by bolo možné presunúť do blokovej pamäti daného obvodu. Konkrétne pre obvod XC2S100 by to malo byť možné, ale je nutné vyriešiť výstup dát z pamäte, pretože daná bloková pamäť je synchrónna a nie asynchrónna, ako by bolo vhodné pre tento účel. Riešením je synchronizovať pamäť na padajúcu hranu hodín a nie na nábežnú ako zvyšok jadra. Uvedené riešenie by však bolo potrebné odskúšať.

63 7 ISDN šifrovací modul Xilinx ISMX 47 7 ISDN ŠIFROVACÍ MODUL XILINX ISMX Architektúra autonómneho šifrovacieho modulu ISDN (ASMI) si vyžaduje presunúť šifrovaciu úlohu do programovateľného obvodu. Hlavným dôvodom je maximalizácia ochrany skutočne použitých kľúčov, pri šifrovaní a dešifrovaní. Ako programovateľný obvod bol zvolený obvod firmy Xilinx Spartan-II XC2S100. Všetka logika, resp. program, ktorý sa do obvodu vloží som nazval ISDN šifrovací modul Xilinx (ISMX). V ďalšom texte, ako i v celej práci je tento názov často používaný. Celý ISMX je opísaný v jazyku VHDL a implementovateľný do uvedeného obvodu Xilinx. ISMX má dve základné rozhrania, cez ktoré komunikuje so zvyškom počítačového systému ASMI. Je to ISA zbernica a IOM-2 zbernica. Zbernica IOM-2 je štandardná zbernica pre prepájanie ISDN obvodov. 7.1 Základná predstava Šifrovanie na úrovni základného prístupu (BRA) v sieti ISDN vyžaduje spracúvať 4 toky údajov, pretože potrebujeme zabezpečiť dva plne duplexné synchrónne B kanály. Inými slovami, potrebujeme 2 toky oktetov B kanála šifrovať a 2 toky oktetov B kanála dešifrovať. Takáto kanálová štruktúra je na obr vstupná strana ISMX Mini-jadro AES + mód CFB-8 výstupná strana Kanál 0 Kanál 1 Kanál 2 Kanál 3 kontext kľúče Zatvorené dáta v kanáli Otvorené dáta v kanáli Obr. 7-1 Kanálová štruktúra ISMX - 2 šifrovacie a 2 dešifrovacie kanále Kanály 0 až 3 môžu do ISMX vstupovať a vystupovať cez 2 vonkajšie rozhrania: ISA zbernica, IOM-2 zbernica. Pričom voľba zbernice je nastaviteľná pre každý kanál ISMX zvlášť. Kontext šifrovacieho algoritmu a kľúče (obr. 7-1) je však možné zadať len zo zbernice ISA.

64 48 Autonómny šifrovací modul ISDN Na obr. 7-2 je schéma začlenenia ISMX do ASMI. Je veľmi jednoduchá a znázorňuje použitie ISMX kanálov 0 až 3 pre 4 toky B kanálov v základnom prístupe k ISDN (BRA). Kanály B prechádzajú cez ISMX, zatiaľ čo kanál D je transparentne prenášaný medzi oboma rozhraniami S/T. Z obrázka nie je zrejmé odkiaľ-kam dané toky kanálov tečú. Toto je opísane v kap Kanály 0 až 3 ASMI S/T Strana používateľa S/T transceiver B B B B ISMX B B B B S/T transceiver S/T Strana siete ISDN D D Riadiaci subsystém Otvorený kanál Zatvorený - šifrovaný kanál Obr. 7-2 Schéma začlenenia ISMX do ASMI

65 7 ISDN šifrovací modul Xilinx ISMX Šifrovací algoritmus Pre šifrovanie a dešifrovanie kanálov ISMX bol zvolený CFB (Cipher Feedback Mode) mód algoritmu AES podľa kap Mód CFB má voliteľnú šírku spracovávaných dát [8] kap. 7. Pre účely šifrovania ISDN B kanála bola šírka s výhodou zvolená na 8 bitov, čo predstavuje 1 oktet (alebo bajt). V ďalšom tento mód budeme teda označovať CFB-8. Základné znázornenie tohto módu je na obr bitový ľavý posun 8 bitový ľavý posun I 1 =IV I j c j c j-1 c j-1 I j c j 128 K 128 E AES - šifrovací mód 8 E AES - šifrovací mód K 128 q j O j q j O j x j 8 xor c j Sieť ISDN xor x' j =x j šifrovanie dešifrovanie Obr. 7-3 Schéma šifrovania a dešifrovania kanála ISMX mód CFB-8 Oktety otvoreného kanála B sú x j, oktety zatvoreného kanála B sú c j. ISMX kanály 0 a 1 teda šifrujú oktety B kanála (ľavá časť obrázka). ISMX kanály 2 a 3 dešifrujú oktety B kanála (pravá časť obrázka). Hodnota q j je určená hornými 8 bitmi O j ; výstupu algoritmu AES po šifrovaní hodnoty I j. Ako je vidieť, je nutné uchovávať kontexty I j algoritmu pre každý kanál ISMX zvlášť, ako i použité kľúče K. Poznamenajme, že kľúč K, ktorý sa v skutočnosti použije má prívlastok efektívny. Pri začiatku šifrovania je možné nastaviť kontext šifrovania, resp. stanoviť tzv. inicializačný vektor IV, t.j. I 1. Hlavnou vlastnosťou módu CFB je samosynchronizujúca schopnosť [8] kap. 7. Sieť ISDN nevie garantovať bezchybovosť B kanála a tak je možné, že sa prenášaný oktet c j prenesie chybne. Samosynchronizácia módu CFB potom zabezpečí, že po ďalších 16 dobre prenesených oktetoch c j sa opäť začne správne dešifrovať a nastane opäť rovnosť x' j = x j. 7.3 Správa kľúčov ISMX pozná 3 druhy kľúčov pre každý zo 4 kanálov zvlášť: virtutálny kľúč VK,

66 50 Autonómny šifrovací modul ISDN master kľúč MK, efektívny kľúč EK. Skutočne použitý kľúč K (kap. 7.2) pre šifrovanie ISMX kanálov je efektívny kľúč. Ten sa získa vo vnútri ISMX zašifrovaním virtuálneho kľúča pomocou master kľúča: efektívny kľúč = AES master kľúč ( virtuálny kľúč ). Master kľúče sú stanovené v programovacom bitovom toku pre programovateľný obvod a uvažuje sa, že nie sú identifikovateľné (spätne prečítateľné). Sú teda úplne tajné a to aj samotnému používateľovi ISMX. Cez rozhranie ISA je možné nastaviť virtuálny kľúč a iniciovať výrobu efektívneho kľúča. Master kľúč a efektívny kľúč nie je možné z ISMX prečítať alebo do ISMX zapísať. Tým je zabezpečená maximálna bezpečnosť pre efektívny kľúč. Všetky kľúče sú uchovávané v ISMX v blokových pamätiach obvodu. Mapy týchto pamätí sú na obr Poznamenajme, že je možné nastaviť master kľúč pre každý kanál zvlášť. Pri praktickom použití ISMX to však nemá zmysel, resp. sa všetky 4 master kľúče volia rovnaké. 7.4 Vnútorná štruktúra V predchádzajúcich je priblížená funkcia ISMX. Táto kapitola si kladie za cieľ vysvetliť vnútornú štruktúru ISMX, ktorá je zobrazená graficky na obr V ďalšom texte je opis súvisu blokov ako i jednotlivé bloky vnútornej štruktúry. Styk s okolím ISMX zabezpečujú dve rozhrania: ISA zbernica a IOM-2 zbernica. Cez obe rozhrania je možné pristúpiť ku ktorémukoľvek kanálu 0 až 3. Prístup ku kanálu je buď/alebo z ISA zbernice alebo z IOM-2 zbernice. Zdieľanie jedného kanála medzi zbernicami nie je možné, avšak je možné dynamicky prepnúť kanál na druhé rozhranie. Jednotlivé kanály pri šifrovaní zdieľajú jeden šifrovací algoritmus pomocou multiplexera MUX a demultiplexera DE-MUX. Zdieľanie je riadené riadiacou logikou. Šifrovací algoritmus využíva Mini-jadro AES s prídavnou logikou pre CFB-8 mód objasnený v kap Zadávanie požiadaviek na šifrovanie sa odvíja od aktivity na rozhraní ISA alebo IOM-2. Manažér požiadaviek registruje príjem oktetov v jednotlivých kanáloch. Riadiaca logika potom na základe informácií od manažéra požiadaviek zadáva šifrovaciemu algoritmu kontext kanála, spracovávaný oktet a efektívny kľúč. Kanály 0 a 1 sú šifrovacie kanály a kanály 2 a 3 sú dešifrovacie kanály (pozri kap. 7.2). Cez väzbu z ISA rozhrania do pamäti kontextu je možné vkladať inicializačné vektory I 1 pre každý kanál zvlášť ako aj všetky 4 virtuálne kľúče. Vkladanie dát do tejto pamäti je registrované opäť manažérom požiadaviek a riadiaca logika na základe požiadavky zapíše do pamäti kontextu požadované dáta. Mapa pamäti kontextu je na obr. 7-8.

67 7 ISDN šifrovací modul Xilinx ISMX 51 Signály zbernice ISA - prepojenie na vonkajší systém (riadiaci mikroprocesor ZFx86) Rozhranie ISA Generátor prerušenia Manažér požiadaviek Manažér nastavenia Riadiaca logika Pamäť kontextu Pamäť kľúčov Kanál 0 Kanál 1 Kanál 2 Kanál 3 MUX Mini-jadro AES + mód CFB-8 (šifrovací algoritmus) DE-MUX Kanál 0 Kanál 1 Kanál 2 Kanál 3 Rozhranie IOM - 2 Signály zbernice IOM-2 - prepojenie na ISDN transceiver-y (obvody IPAC-X) Obr. 7-4 Vnútorná štruktúra ISMX Spätná väzba z výstupu multiplexera MUX do pamäti kontextu slúži na zapamätanie si nasledujúceho inicializačného vektora I j. Spätná väzba z výstupu šifrovacieho algoritmu do pamäti kľúčov slúži na uchovanie efektívneho kľúča po jeho výrobe. Manažér požiadaviek registruje požiadavky na výrobu efektívneho kľúča ako i na iniciálne šifrovanie I 1. Pomocou manažéra nastavenia je možné prepínať kanále medzi rozhraniami ISA a IOM-2. Ďalej je možné zakázať alebo povoliť prerušenie, ktoré generuje generátor prerušenia. Prerušenie sa vyvoláva v stave, kedy manažér požiadaviek neregistruje žiadnu požiadavku a ISMX prechádza do stavu nečinnosti. Prerušenie sa teda dá využiť pre opätovné zadanie požiadaviek. Každému prostriedku v ISMX môže byť zadaná maximálne 1 požiadavka. Podrobnejšie informácie sú v kap , pri opise entity dev_requester.

68 52 Autonómny šifrovací modul ISDN 7.5 Rozhranie ISA Cez rozhranie ISA je možné s ISMX komunikovať na úrovni 8 alebo 16 bitových registrov, ktoré sú mapované do I/O priestoru ISA zbernice. Bázová adresa pre registre je voliteľná v celom I/O priestore zbernice ISA s veľkosťou 64k. Spodné bity bázovej adresy sú pevne stanovené na 0. Všetky dostupné I/O registre ISMX sú na obr Neimplementované registre sú označené pomlčkou. K registrom je možné pristúpiť 8 alebo 16 bitovým I/O prenosom na ISA zbernici [34] kap. 16. Bázová adresa je predvolená na 0x0300h. Táto bázová adresa je v PC architektúrach určená pre prídavné zariadenia a mala by byť preto voľná pre tento účel. Konkrétne pre procesor ZFx86 je táto adresa vyhovujúca. Registre pre čítanie Registre pre zápis DATAH DATAL CH3 CH2 CH3 CH CH1 CH0 CH1 CH IOM ADDR READY STATUS INIT INTM Relatívna adresa 8 bitového registra v I/O priestore ISA zbernice 8bit Obr. 7-5 I/O priestor zbernice ISA pre ISMX Názvy jednotlivých registrov boli zvolené mnemotechnicky, tak aby pripomínali ich účel. Každý z dostupných registrov má opísané vnútorné bity na obr V ďalšom texte postupne objasníme funkciu každého registra. Neimplementované bity v registroch by mali pri zápise byť nastavené na 0, aby sa tak zabezpečila kompatibilita s budúcou verziou ISMX. Je to bežná prax. STATUS Tento register je určený len pre čítanie. Indikuje momentálny stav ISMX. Bit ready# v aktívnom stave (log. "0", signál je negovaný #) indikuje akékoľvek prebiehajúce spracovanie vnútri ISMX, ktoré je bližšie určené bitmi req0 až req3. Každý z bitov req<x> prislúcha ku korešpondujúcemu ISMX kanálu.

69 7 ISDN šifrovací modul Xilinx ISMX 53 Aktívny bit req0 teda indikuje zadanú požiadavku na kanál 0. Podobne aj pre zvyšné 3 kanály. Zadaná požiadavka môže byť šifrovanie oktetu kanála, iniciálne šifrovanie alebo výroba efektívneho kľúča. Bližšií opis týchto troch možností je v texte pre register INIT. Pokiaľ žiadny z bitov req<x> nie je aktívny (nastavený) a bit ready# je v aktívnom stave, tak sa jedná o požiadavku na zápis do pamäti kontextu. STATUS req3 req2 req1 req ready# INTM mask# INIT vk3 vk2 vk1 vk0 iv3 iv2 iv1 iv0 READY rvk3# rvk2# rvk1# rvk0# riv3# riv2# riv1# riv0# ADDR a4 a3 a2 a1 a0 DATAL d7 d6 d5 d4 d3 d2 d1 d0 DATAH d15 d14 d13 d12 d11 d10 d9 d8 IOM ie3 ie2 ie1 ie0 if3 if2 if1 if0 INTM Obr. 7-6 Sada 8 bitových ISA registrov ISMX Register INTM je určený len pre zápis. Obsahuje iba jeden významný bit mask#. Štandardná hodnota po resete je 0. Zápisom 1 do tohto bitu povolíme ISMX generovať prerušenie. Prerušenie je generované ak ISMX nemá registrovanú už žiadnu požiadavku. V podstate je odvodené od bitu ready# v registri STATUS. Po vygenerovaní prerušenia je zaručené, že bit ready# je neaktívny. INIT Register INIT je určený len pre zápis. Obsahuje 2 bity pre každý ISMX kanál: iv0 (initial vector), vk0 (virtual key) bity pre kanál 0, iv1, vk1 bity pre kanál 1, iv2, vk2 bity pre kanál 2, iv3, vk3 bity pre kanál 3.

70 54 Autonómny šifrovací modul ISDN Nastavením týchto bitov iniciujeme 2 základné požiadavky. Prvou je výroba efektívneho kľúča a druhou je iniciálne šifrovanie. Vyvolať tieto požiadavky má zmysel po nastavení pamäte kontextu. Výroba efektívneho kľúča bola dostatočne opísaná v kap Ako bude opísané v ďalšom, šifrovanie oktetu v kanáli je pre používateľa v podstate s nulovým oneskorením. Ihneď po vložení oktetu do ISMX kanála, je možné vybrať tento oktet v zašifrovanej podobe (resp. dešifrovanej pre ISMX kanály 2 a 3). Iniciálne šifrovanie je určené na prvotné spracovanie iniciálneho vektora vloženého do pamäti kontextu, aby tak mohlo byť zabezpečené spomínané nulové oneskorenie. READY Register READY je určený len pre čítanie. Vnútorne prečítané bity informujú používateľa o spracovaní zadaných požiadaviek, konkrétne výroba efektívneho kľúča a iniciálne šifrovanie. Každému ISMX kanálu prislúchajú 2 bity tohto registra takto: riv0# (ready initial vector), rvk0# (ready virtual key) - bity pre kanál 0, riv1#, rvk1# - bity pre kanál 1, riv2#, rvk2# - bity pre kanál 2, riv3#, rvk3# - bity pre kanál 3. Bit riv<x># v neaktívnom stave (log. "1") informuje používateľa o zadanej nespracovanej požiadavke na iniciálne šifrovanie. Bit rvk<x># v neaktívnom stave (log. "1") informuje používateľa o zadanej nespracovanej požiadavke na výrobu efektívneho kľúča. ADDR Tento register je určený len pre zápis a má implementovaných len spodných 5 bitov. To stačí na adresáciu 32 slov v pamäti kontextu. Jeho funkcia je úzko spojená s registrami DATAL a DATAH. Po zadaní 32 bitového slova do týchto registov je možné vložiť do registra ADDR adresu, na ktorú sa majú zadané údaje zapísať do pamäti kontextu (pozri obr. 7-8). DATAL, DATAH Sú registre určené len pre zápis. Pomocou týchto registrov je možné zadať 32 bitový vektor s cieľom zapísať ho do pamäti kontextu. Registre DATAL a DATAH môžeme považovať za jeden 16 bitový register DATA, pričom register DATAL je ten menej významný. 32 bitový vektror je nutné zapísať v dvoch krokoch. V prvom kroku je potrebné do registra DATA zapísať spodnú polovicu 32 bitového vektora, v druhom hornú polovicu 32 bitového vektora. Príklad: V kapitole 6.6 sú uvedené dve overovacie vzorky. Hodnota 0x3243f6a8h je prvá časť otvoreného textu z 1. overovacej vzorky. Túto vzorku chceme zapísať na adresu 0 do pamäti kontextu. Urobíme to v týchto krokoch: 1. out 0x0308h, 0xa8h ; zápis do registra DATAL 2. out 0x0309h, 0xf6h ; zápis do registra DATAH 3. out 0x0308h, 0x43h 4. out 0x0309h, 0x32h 5. out 0x0302h, 0x00h ; zápis do registra ADDR

71 7 ISDN šifrovací modul Xilinx ISMX 55 Kroky sú opísané mnemotechnicky v syntaxe podobnej asembleru. Inštrukcia "1." zapíše na adresu 0x0308h I/O priestoru ISA zbernice 8 bitovú hodnotu 0xa8h. Všimnime si, že register 0x0308h je vlastne register DATAL. Vyplýva to z obr. 7-5, za predpokladu bázovej adresy 0x0300h. Podobne určíme aj ostatné registre. Alternatívne môžeme tú istú operáciu vykonať pomocou 16 bitových zápisov takto: 1. out 0x0308h, 0xf6a8h 2. out 0x0308h, 0x3243h 3. out 0x0302h, 0x00h IOM Tento register je určený len pre zápis. Je určený na prepínanie kanálov medzi rozhraním ISA a rozhraním IOM-2. Zároveň je určený pre filtrovanie dát na zbernici IOM-2. Každý kanál má asociované dva riadiace bity: ie0 (IOM-2 enable), if0 (IOM-2 filter) bity pre kanál 0, ie1, if1 bity pre kanál 1, ie2, if2 bity pre kanál 2, ie3, if3 bity pre kanál 3, Nastavením bitu ie<x> je možné daný kanál prepnúť na IOM-2 zbernicu. Po tejto zbernici sa prenášajú všetky 4 ISDN toky B kanálov medzi obvodmi IPAC-X (ISDN transceiver-mi). Príslušný tok je po nastavení tohto bitu automaticky zašifrovaný, resp. dešifrovaný. Všetko bez akejkoľvek aktivity na ISA zbernici. V opačnom prípade (nulový bit ie<x>) je príslušný dátový tok na IOM-2 zbernici transparentne prenášaný. Nastavením bitu if<x> je možné transparentný prenos pre asociovaný dátový tok na IOM-2 zbernici filtrovať. Filtrovanie spočíva jednoducho v nulovaní obsahu príslušného dátového toku. Táto funkcia bola implementovaná s ohľadom na možnú požiadavku filtrácie z pohľadu bezpečnosti. Ak je kanál prepnutý na IOM-2 zbernicu, bit ie<x>, a filtrovanie je zapnuté výstupný dátový tok na IOM-2 zbernici je tiež nulovaný, avšak vnútorne ISMX daný kanál spracúva. Register IOM nie je momentálne implementovaný, ďalšie vysvetlenie je v kap CH0, CH1, CH2, CH3 Tieto registre sú určené pre čítanie i pre zápis. Slúžia na prístup k jednotlivých kanálom ISMX. Proces šifrovania oktetu je jednoduchý. Oktet vložíme do registra CH0 alebo CH1 (registre určené pre šifrovanie). Hneď ďalšou operáciou môže byť prečítanie zašifrovaného oktetu zo zvoleného (predtým zapísaného) registra. Ďalšie vloženie oktetu do daného registra je možné, až keď sa daný kanál uvoľní. To zistíme pomocou registra STATUS, resp. vyvolaným prerušením. Zápisom do registra sa totiž iniciuje šifrovanie, ktoré je časovo náročné. Pre dešifrovanie môžeme použiť registre CH2 a CH Priorita požiadaviek a ich začlenenie do druhov Jednotlivé požiadavky na ISMX je možné zadávať v ľubovoľnom poradí. Obsluha zadaných požiadaviek je prioritizovaná bez ohľadu na poradie zadania. Požiadavky budú vybavené podľa tejto prioritnej schémy:

72 56 Autonómny šifrovací modul ISDN 1. zápis do pamäti kontextu maximálna priorita 2. výroba efektívneho kľúča pre kanál 0 3. iniciálne šifrovanie pre kanál 0 4. šifrovanie oktetu v kanáli 0 5. výroba efektívneho kľúča pre kanál 1 6. iniciálne šifrovanie pre kanál 1 7. šifrovanie oktetu v kanáli 1 8. výroba efektívneho kľúča pre kanál 2 9. iniciálne šifrovanie pre kanál dešifrovanie oktetu v kanáli výroba efektívneho kľúča pre kanál iniciálne šifrovanie pre kanál dešifrovanie oktetu v kanáli 3 minimálna priorita V podstate teda existujú 3 druhy požiadaviek na každý kanál ISMX a to: požiadavka na spracovanie oktetu v kanáli druh A, požiadavka na iniciálne šifrovanie druh B, požiadavka na výrobu efektívneho kľúča druh C. 7.7 Rozhranie IOM-2 IOM-2 zbernica slúži na prepájanie ISDN obvodov. Technické prostriedky ASMI zahrňujú dva obvody typu IPAC-X (ISDN PC Adapter Circuit extended). Sú to multifunkčné obvody pracujúce a sprístupňujúce rôzne vrstvy ISDN protokolov. Zbernica IOM-2 je plne sériová s dvoma, navzájom opačnými tokmi bitov. V každom toku bitov je mapovaná kanálová štruktúra 2B+D BRA ISDN. Rozhranie IOM-2 v ISMX je navrhnuté tak, aby ktorýkoľvek bit z dvoch bitových tokov mohol byť prenesený alebo zmenený na ľubovoľnú hodnotu. Pre túto funkciu sú prispôsobené technické prostriedky ASMI APS-IX, opísané v kap Rozhranie IOM-2 v ISMX nie je implementované, pretože je to nad rámec diplomovej práce. V ďalšom texte je veľmi v krátkosti opísaný jeden z možných spôsobov implementácie. Obvody IPAC-X (ISDN transceiver-y) komunikujú cez sériovú zbernicu IOM-2. Technické prostriedky ASMI obsahujú dva takéto obvody. Sú navzájom prepojené cez zbernicu IOM-2 aby mohli medzi sebou komunikovať v oboch smeroch. Komunikácia prebieha podľa obr Piny obvodu DD/DU sú obojsmerné. Predpokladajme však pin DD na prvom obvode výstupný a pin DD na druhom obvode vstupný. Prvý obvod vysiela bit na pin DD po IOM-2 zbernici vždy na hrane č. 1 signálu DCL. Druhý obvod prijíma tento bit (angl. strobe bit) na pine DD vždy na hrane č. 4 signálu DCL na obrázku je to naznačené čiernou bodkou. Medzi výstupný pin DD na prvom obvode a vstupný pin DD na druhom obvode je zaradený programovateľný obvod (Xilinx), resp. špeciálna logika, ktorou je možné vysielaný bit zmeniť na ľubovoľnú hodnotu. Logika môže vyslaný bit prijať na hranu č. 2 a nový bit vyslať s hranou č. 3 signálu DCL. Logika medzi prijmom a vyslaním bitu môže prijatý bit spracovať zašifrovať, resp. dešifrovať.

73 7 ISDN šifrovací modul Xilinx ISMX 57 číslo hrany v cykle DCL BCL DD/DU out Legenda: DD/DU in DCL - Data Clock BCL - Bit Clock SDS DD - Data Downstream DU - Data Upstream SDS - Serial Data Strobe 8 bitov Obr. 7-7 Priebeh niektorých signálov zbernice IOM-2 obvodu IPAC-X Je potrebné, aby logika spracovávala len presne určené bity. Pre náš prípad konkrétne bity kanála B. Obvod IPAC-X generuje pre tento účel signál SDS je tiež uvedený na obrázku. Signál SDS je aktívny v čase 8 bitov pri vysielaní bitov kanála B. Tento signál môže byť využitý spomínanou logiku; je privedený na programovateľný obvod Xilinx. Architektúra ISMX a celý jeho návrh je pripravený na zabudovanie takejto logiky. Interne je potrebné, aby logika stimulovala zápis oktetov do kanálov ISMX v súčinnosti s registrom IOM, ktorý je opísaný v kap Implementácia rozhrania IOM-2 do ISMX umožní úplnú minimalizáciu oneskorení šifrovania a dešifrovania B kanála na tomto rozhraní. Viac informácií o obvode IPAC-X, konkrétne PSB21150 je uvedených v [13]. 7.8 Pamäť kontextu a pamäť kľúčov ISMX obsahuje dve základné pamäti, ktoré využívajú blokovú pamäť zvoleného obvodu. Ide o pamäť kontextu šifrovania a pamäť kľúčov. Ich podrobné mapy sú na obr Začlenenie oboch pamätí do ISMX je zrejmé z kap. 7.4 Vnútorná štruktúra. Pamäť kľúčov nie je vôbec prístupná cez žiadne rozhranie ISMX. Je využívaná len interne. Master kľúče MK sa používajú na výrobu efektívnych kľúčov EK pozri kap. 7.3 Správa kľúčov. Pamäť kontextu je sprístupnená len pre zápis a to pomocou ISA rozhrania. Používajú sa pritom registere DATAL, DATAH a ADDR, ktoré sú opísané v kap Udržuje kontext šifrovania pre všetky 4 ISMX kanály hodnoty IV (Iniciálne vektory). Ďalej sa používa na zadanie virtuálnych kľúčov VK. obr na strane 45 znázorňuje číslovanie bajtov textu a kľúča algoritmu AES. Na obr. 7-9 je v súvislosti s týmto číslovaním schématicky znázornené mapovanie bajtov v opisovaných pamätiach kontextu a kľúčov.

74 58 Autonómny šifrovací modul ISDN Pamäť kontextu Pamäť kľúčov VK3 MK VK2 MK VK1 MK VK0 IV3 16 MK0 EK3 Legenda: IV - Iniciálny vektor (kontext) VK - Virtuálny kľúč EK - Efektívny kľúč MK - Master kľúč IV2 EK2 8 8 IV1 EK1 adresa IV0 adresa EK0 Číslo kanála ISMX 32bit 32bit Obr. 7-8 Mapa pamäte kontextu a mapa pamäte kľúčov obsiahnutá v ISMX Čísla bajtov Relatívna adresa 32 bitového vektora MSB LSB bit Obr. 7-9 Rozloženie bajtov hôdnôt IV, VK, EK alebo MK v pamätiach

75 7 ISDN šifrovací modul Xilinx ISMX Použitie kanálov ISMX V tejto kapitole je základe veľmi jednoduchých schém ozrejmené použitie kanálov ISMX. Zriadenie kanála ISMX, či už pre šifrovanie (kanál 0 a 1), alebo dešifrovanie (kanál 2 a 3) obnáša vykonať postupnosť krokov podľa obr Po zistení takejto potreby je nutné vedieť aký virtuálny kľúč (kap. 7.3 Správa kľúčov) a iniciálny vektor (kap. 7.2 Šifrovací algoritmus) chceme použiť. Poznámka: Voľba virtuálneho kľúča je v ASMI väčšinou na základe typu spojenia, ktoré sa ide zabezpečiť, resp. identifikácie komunikujúcich účastníkov. Bližšie informácie o určení kľúčov sú uvedené v kap. 3.2 Funkčný model. Samotný iniciálny vektor nie je až taký dôležitý, pretože po 16 prenesených bajtoch sa aj tak algoritmy na oboch stranách zosynchronizujú (kap. 7.2). Následne vložíme virtuálny kľúč spolu s iniciálnym vektorom do pamäti kontextu na príslušné miesto a zahájime výrobu efektívneho kľúča. V ďalšom zahájime iniciálne šifrovanie. Po tomto kroku je daný kanál pripravený spracovávať oktety cez svoje prístupové registre, opísané v kap. 7.5 Rozhranie ISA, prípadne je schopný prepnutia na IOM-2 zbernicu. Začiatok Zaháj iniciálne šifrovanie Potreba zriadiť šifrovaný kanál? Nie Áno Zisti virtuálny kľúč a iniciálny vektor Má kanál skončenú iniciálnu úlohu? Áno Nie Naplň pamäť kontextu Kanál je pripravený šifrovať Zaháj iniciálny výpočet efektívneho kľúča Koniec Obr Zriadenie šifrovaného kanála ISMX Z pohľadu bezpečnosti môže nastať potreba zrušenia ISMX kanála podľa obr Po zrušení ISMX kanála je zaručené zrušenie virtuálneho i efektívneho kľúča z ISMX. Tým je zamedzené zneužitie daného kanála. Samotné kroky sú obdobné ako pri zriaďovaní ISMX kanála. Rozdiel je iba v tom, že virtuálny kľúč ako i iniciálny vektor sa v pamäti kontextu vynulujú.

76 60 Autonómny šifrovací modul ISDN Začiatok Zaháj iniciálne šifrovanie Je kanál ešte potrebný? Nie Áno Má kanál skončenú iniciálnu úlohu? Nie Vynuluj príslušnú časť pamäte kontextu Áno Kanál je zrušený (z pohľadu bezpečnosti) Záháj iniciálny výpočet efektívneho kľúča Koniec Obr Zrušenie šifrovaného kanála ISMX Pri používaní ISMX je potrebné často čakať na dokončenie zadanej požiadavky. Čakanie je možné zabezpečiť pomocou dvoch základných techník opísaných na obr Prvou technikou je neobsadzujúce čakanie. Po vzniku požiadavky na čakanie povolíme ISMX generovanie prerušenia. Po jeho vzniku sa dotazujeme cez register STATUS, či je už daná požiadavka vybavená. Ak nie skončíme, ak áno je čakanie ukončené. Tento krok je nutný pretože je možné, že prerušenie bolo vykonané iným zariadením, prípadne nejakou poruchou. Respektíve takýmto postupom umožňujeme zdieľanie prerušenia na rozhraní ISA pre viacero zariadení. Nevýhodou je nesekvenčné spracovanie. Druhou technikou je priame dotazovanie sa na register STATUS v cykle. Takáto technika je výhodná pre potreby sekvenčného toku programu. Nevýhodou je ale obsadenie zbernice ISA, ako i zvýšená záťaž komunikujúceho procesora. Schéma pre používanie kanálov ISMX je na obr Používateľ potrebuje mať pripravené oktety, ktoré chce šifrovať (v kanáloch 0 alebo 1) alebo dešifrovať (v kanáloch 2 alebo 3). Pripravený oktet používateľ vloží do kanála ISMX, vzápätí môže z kanála vybrať zašifrovaný, resp. dešifrovaný oktet. V ďalšom sa musí počkať, kým ISMX nebude pripravené opäť prijať oktet do kanála. To je možné zistiť napr. čítaním registra STATUS opísaného v kap. 7.5.

77 7 ISDN šifrovací modul Xilinx ISMX 61 Ak má používateľ pripravený ďalší oktet pokračuje sa podobným spôsobom. Očakáva sa, že pred použitím zvoleného kanála sa tento najskôr zriadi a po skončení používania sa zruší, podľa krokov opísaných vyššie; nie je to však podmienkou. Konkrétny príklad použitia kanálov ISMX je uvedený v kap Testovanie. Výhoda neobsadzujúceho čakania Začiatok Výhoda sekvenčného spracovania Začiatok Povoľ prerušenie Koniec Prerušenie Je požadovaný prostriedok voľný? Nie Nie Je požadovaný prostriedok voľný? Áno Áno Čakanie ukončené Čakanie ukončené Koniec Koniec Obr Alternatíva čakania na požadovaný prostriedok Začiatok Máš pripravený oktet pre požadovaný kanál? Áno Vlož do požadovaného kanála tento oktet Nie Vyber z požadovaného kanála zašifrovaný, resp. dešifrovaný oktet Koniec Nie Je požadovaný kanál pripravený na ďalší oktet? Áno Obr Schéma použitia ISMX kanála

78 62 Autonómny šifrovací modul ISDN 7.10 Opis implementácie ISMX je implementované v jazyku VHDL v týchto zdrojových súboroch: Hlavné súbory: asmi.ucf asmi.vhd dev_chregs.vhd dev_datamem.vhd dev_intgen.vhd dev_keymem.vhd dev_masterfsm.vhd dev_module.vhd dev_requester.vhd isa_base.vhd isa_interface.vhd isa_read.vhd isa_write.vhd memory.vhd reg_cell.vhd User Constraint File definícia I/O pinov obvodu a požadovanej rýchlosti entita asmi najvyššia entita ISMX entita dev_chregs entita dev_datamem entita dev_intgen entita dev_keymem entita dev_masterfsm entita dev_module entita dev_requester entita isa_base entita isa_interface entita isa_read entita isa_write entita dmem a entita kmem entita reg_cell Súbory Mini-jadra AES: rijndael.vhd Pozn.: Tieto súbory sú opísané v kap. 6.5 control.vhd counter.vhd keygen.vhd mix.vhd round.vhd sbox.vhd Spoločné súbory pre ISMX a Mini-jadro AES: rijndael_pkg.vhd VHDL package štandardné definície používané v celej implementácii decoders.vhd opis štandardných dekodérov (Pozn.: Mini-jadro AES nepoužíva) muxes.vhd opis štandardných multiplexerov s rôznou šírkou a rôznym počtom vstupov regs.vhd opis štandardných registrov s rôznou šírkou a možnosťami Jednotlivé zdrojové súbory sa nachádzajú na elektronickom médiu, ktorého obsah je v prílohe A. Pre štúdium zdrojových textov je nutné pochopiť základnú logickú štruktúru, funkciu a prepojenie jednotlivých entít. Na obr je zjednodušená hierarchická schéma entít celého ISMX. Zobrazená úroveň je úplná, ale bez entít obsiahnutých v spoločných súboroch. Jednotlivé šípky zobrazujú len najdôležitejšie (teda nie všetky) dátové toky medzi entitami. Implementácia ISMX je rozdelená do dvoch základných častí. Prvou časťou je entita isa_interface, druhou časťou je entita dev_module. V ďalšom si tieto základné časti opíšeme. Mini-jadro AES je hlbšie vysvetlené v kap Entita isa_interface Entita isa_interface (obr. 7-14) obsahuje všetku potrebnú logiku pre napojenie ISMX na zbernicu ISA. Jej návrh a vnútorné riešenie sa snaží neprenášať špecifickosť ISA zbernice do ďalších častí ISMX. Obsahuje tieto tri základné entity: isa_base dekódovanie adresy SA(15:4), generovanie signálov io16#, nows#, chrdy, isa_read dekódovanie adresy SA(3:0), multiplexovanie dát na zbernicu SD, isa_write dekódovanie adresy SA(3:0), generovanie signálov zápisu do registrov.

79 7 ISDN šifrovací modul Xilinx ISMX 63 Pozn.: Opis signálov ISA rozhrania je opísaný v prílohe D.1. Entita isa_base dekóduje časť adresnej zbernice, konkrétne SA(15:4) a signálom cs_base# oznamuje entitám isa_write a isa_read, či daný I/O cyklus zbernice ISA sa týka ISMX. Interne sa SA(15:4) testuje na zhodu s pevne nastavenou, ale voliteľnou hodnotou. Táto hodnota je predvolená na 0x030h. Teda signál cs_base# sa aktivuje pre adresy v rozsahu 0x0300h až 0x030Fh čo je rozpätie 16 8-bitových registrov. Jednotlivé registre sú opísané v kap Spolu so signálom cs_base# sa generujú signály io16#, nows#, chrdy. Tieto sú v ostatnom čase v stave vysokej impedancie, ale pri výbere sa generujú takto: io16# = 0, nows# = 0, chrdy = 1. Entita isa_write je vo svojej podstate veľmi jednoduchá. Slúži pri cykle zápisu do I/O priestoru ISMX. Na základe vstupných signálov naznačených na obrázku hierarchie entít generuje signály povolenia zápisu do registrov, ktoré sú v entite dev_module, resp. jej podentitách. Tieto registre majú na svojom vstupe priamo dátovú zbernicu SD ako je tiež na obrázku naznačené. Entita isa_read je tiež v podstate veľmi jednoduchá. Slúži pri cykle čítania z I/O priestoru ISMX. Obsahuje multiplexer, ktorým vyberie príslušný register v entite dev_module, resp. v jej podentitách. Hodnotu tohto registra vyšle na ISA dátovú zbernicu SD. Zabezpečuje, že jej výstup SD zostáva v stave vysokej impedancie v ostatnom čase. Signály ISA rozhrania ismx resdrv isa_interface dev_module bclk enc_cipher SA(15:4) bale isa_base dev_keymem kmem enc_key rijndael io16# nows# chrdy dev_datamem Mini-jadro AES reg_shift8 enc_plain cs_base# mux_split8 enc_cipher8 reg8 dev_intgen IRQ iorc# sbhe# SA(3:0) iowc# isa_write isa_read dmem to_enc dev_chregs dev_requester reg_cell ack dev_masterfsm SD Entita dev_module Obr Zjednodušená hierarchia VHDL entít ISMX Je to hlavná entita, ktorá združuje všetky podentity tvoriace samotnú funkciu ISMX. Ďalší text je úzko spojený s obr Podentity a ich súvis vzhľadom na vnútornú štruktúru ISMX uvedenú v kap. 7.4 je takýto:

80 64 Autonómny šifrovací modul ISDN dev_keymem pamäť kľúčov dev_datamem pamäť kontextu, vytvorenie módu CFB-8 (pozri kap. 7.2) dev_chregs kanálové registre pre kanále 0 až 3 dev_requester manažér požiadaviek dev_masterfsm časť riadiacej logiky dev_intgen generátor prerušenia reg8 pomocný register rijndael Mini-jadro AES Rozhranie IOM-2 nebolo implementované a preto sa ním ďalší text ani nebude zaoberať. Ďalšie informácie o tomto rozhraní sú v kap Entita dev_requester Táto entita, na základe signálov povolenia zápisu do registrov generovaných entitou isa_write eviduje všetky požiadavky, ktoré je ISMX schopné spracovať. Ich zoznam je uvedený v kap Požiadavky prioritizuje a vyberá jednu k spracovaniu. Všetky informácie o vybratej požiadavke posiela entite dev_masterfsm, ktorá danú požiadavku spracuje. Dokončenie spracovania oznamuje spätne entite dev_requester pomocou signálu ack. Na základe tohto signálu potom môže byť vybratá a spracovaná ďalšia požiadavka. Treba poznamenať, že entita dev_requester generuje ďalšie signály pre entity dev_keymem a dev_datamem, ktoré sú platné počas celého spracovania vybratej požiadavky. Takýto prístup výrazne zjednodušuje celkovú funkciu entity dev_masterfsm. Entita dev_masterfsm 5 Ako názov entity napovedá, jedná sa o master automat ISMX s konečným počtom stavov. Je zobrazený na obr Podmienené prechody sú označené názvom signálu, ktorý pre prechod musí byť aktívny. V jednotlivých stavoch sú generované signály, ktorých hodnoty sú vyznačené pri každom stave. Pokiaľ pri danom stave nie je hodnota signálu určená, považuje sa za nulovú. Automat má označené 3 skupiny stavov pre jednoduchší výklad. Po reset-e ISMX, generovanom z ISA rozhrania signálom resdrv sa automat nachádza vždy v stave ready. Entita dev_requester výber požiadavky oznamuje automatu aktívnym signálom req. Pokiaľ sa jedná o požiadavku zápisu do pamäti kontextu, je aktívny aj signál req_m. Vtedy automat prechádza do stavu mem a nastaví signál wm na jednotku, čím umožní zápis do pamäti v entite dev_datamem. Entita dev_requester zabezpečí nastavenie správnej adresy zápisu ako i dát pre blokovú pamäť v entite dmem. Potom automat prechádza do stavu ack, kde jednotkovým signálom ack oznamuje entite dev_requester dokončenie spracovania požiadavky a vyzýva ju k ďalšej. Pokiaľ sa nejedná o pamäťovú požiadavku ide o jednu z 3 druhov požiadaviek (kap. 7.6) na niektorý z kanálov ISMX. Prechádza sa do stavu put0 (t.j. do I. skupiny stavov). Rozdelenie stavov automatu do skupín má tento význam: I. skupina výber dát z pamäti kontextu a z pamäti kľúčov s cieľom zadania úlohy Mini-jadru AES 5 FSM Finite State Machine Automat s konečným počtom stavov

81 7 ISDN šifrovací modul Xilinx ISMX 65 II. skupina spätný zápis vybratých dát do pamäti kontextu, ale posunutých o 8 bitov vľavo, podľa požiadaviek šifrovacieho algoritmu kap III. skupina čakanie na dokončenie zadanej úlohy Mini-jadru AES spojené so spätným zápisom spracovaného oktetu do entity dev_chregs, alebo so spätným zápisom práve vyrobeného efektívneho kľúča do entity kmem (pamäti kľúčov). RESET ready req II. skupina req & req_m put0 col='00' wmem0 load=1 wm=1 split8_vsel=1 col='00' wait!busy busy wb=1 col='00' wm=1 mem put1 load=1 col='01' wmem1 wm=1 col='01' wback1 wb=1 col='01' put2 load=1 col='10' wmem2 wm=1 col='10' wback2 wb=1 col='10' put3 load=1 col='11' wmem3 wm=1 col='11' wback3 wb=1 col='11' I. skupina ack ack=1 III. skupina Obr Stavový automat ISMX (VHDL entita dev_masterfsm) Na každý ISMX kanál existujú 3 druhy požiadaviek uvedené v kap Automat o druhu požiadavky nemá žiadnu informáciu. Druh požiadavky je určený v entite dev_requester, ktorá túto informáciu prenáša do entít dev_datamem a dev_keymem. Podľa druhu požiadavky je Mini-jadru AES zadaná úloha podľa Tab VK<x>, IK<x>, MK<x>, EK<x> sú obsahy pamätí kontextu a kľúčov podľa čísla ISMX kanála. Obsah týchto pamätí je uvedený v kap Hodnoty c j a q j+1 sú uvedené pri opise entity dev_chregs; sú to v podstate oktety kanálov ISMX, resp. signály tejto entity. Zadanie úlohy Mini-jadru AES začína výberom dát z pamäti kontextu a pamäti kľúčov. Tieto sú následne odovzdané na vstupy data in a key. Podľa Tab. 6-1 sú postupne v 4 krokoch (stavy automatu skupiny I.) vybraté dáta podľa druhu požiadavky z pamäti kontextu a pamäti kľúčov. Pozn.: Automat v stavoch skupiny I. určuje iba relatívnu adresu 32 bitového vektora (obr. 7-9), ktorý sa z pamäti vyberá signálom col. Zbytok adresy poskytuje priamo entita dev_requester. Tento spôsob generovania adresy pre pamäť kontextu a pamäť kľúčov je zhodný aj pre skupiny stavov II. a III automatu. Pamäť kontextu a pamäť kľúčov sú od seba úplne nezávislé. Čítanie, resp. zápis do týchto pamätí teda môže prebiehať a aj prebieha paralelne.

82 66 Autonómny šifrovací modul ISDN Druh požiadavky Signály Mini-jadra AES data in key data out A ( IV, c j ) <x> EK<x> q j+1 <x> B IV<x> EK<x> q j+1 <x> C VK<x> MK<x> EK<x> Pozn.: <x> je číslo ISMX kanála Tab. 7-1 Zadanie úlohy Mini-jadru AES podľa druhu požiadavky Signál load začína byť aktívny, na nasledujúce štyri stavy, až v stave put1. Totiž prvé dva 32 bitové vektory vybrané z pamäti kontextu a pamäti kľúčov v stave put0 sú až teraz k dispozícii na výstupe týchto dvoch pamätí. Stavom wmem0 teda končí zadanie úlohy Mini-jadru AES, ktoré signalizuje svoju zamestnanosť aktívnym signálom busy. Signál split8_vsel má význam len pre druh požiadavky A. Vtedy je ním riadený multiplexer v entite mux_split8, ktorý nahradí bajt č. 15 vstupného textu pre Mini-jadro bajtom c j z entity dev_chregs. Táto stratégia je bližšie vysvetlená v opise entity dev_chregs. Generovaný vstupný text pre Mini-jadro AES v stavoch automatu skupiny I. je dodávaný aj do entity reg_shift8. Táto entita vo výsledku posunie celú hodnotu vstupného textu o 8 bitov vľavo, resp. zabezpečuje posuvný register vyžadovaný pre šifrovací algoritmus kap Schéma posunutia bajtov textu je na obrázku obr Číslovanie bajtov pred posunom entitou reg_shift Číslovanie bajtov po posune entitou reg_shift Obr Schéma posunutia bajtov vstupného textu entitou reg_shift8 Posledný bajt je označený polmčkou a nie je platný. Jeho hodnota je implementačne určená na hodnotu bajtu č. 0; nie je to vôbec podstatné. Takýto posunutý vstupný text je potom v stavoch automatu skupiny II. zapísaný do pamäti kontextu, zabezpečuje to aktívny signál wm. Po ukončení tohto zápisu automat prechádza do stavu wait skupiny III. a čaká na dokončenie šifrovania Mini-jadra AES. V stavoch automatu skupiny III. je aktívny signál wb (spätný zápis, angl. write back). Jeho aktívnosť umožní pre požiadavku druhu C zápis práve vyrobeného efektívneho kľúča do pamäti kľúčov. Pre požiadavky druhu A alebo B zápis hodnoty q j+1 do entity dev_chregs a to konkrétne v stave wback1. Dôvod je uvedený v nasledujúcich odstavcoch. Zamedzenie bezpečnostného rizika Stav wait je charakteristiký tým, že čaká na Mini-jadro. Pri tomto čakaní však neustále prebieha zápis do pamäti kľúčov, ak sa jedná o požiadavku druhu C; signál wb je aktívny. Práve posledný zápis v tomto stave do pamäti kľúčov je platný zapíše sa správna hodnota. To je samozrejme v poriadku.

83 7 ISDN šifrovací modul Xilinx ISMX 67 Ale keby pri požiadavkách druhu A a B neustále prebiehal zápis hodnoty q j+1 do entity dev_chregs bolo by možné cez rozhranie ISA vyčítať niektoré časti výstupov jednotlivých kôl algoritmu AES, pretože Mini-jadro tieto výstupy cez signál data out poskytuje vzhľadom na svoju architektúru. Mohlo by teda dôjsť k bezpečnostnému riziku úniku týchto citlivých informácií. Pre tento účel je na výstup Mini-jadra zaradený jednoduchý register (entita reg8), ktorý žiadanú hodnotu q j+1 oneskorí o jeden takt. Potom v stave automatu wback1 je jej zápis do entity dev_chregs presný; žiadna iná hodnota ako q j+1 nie je do entity dev_chregs zapísaná. Pozn.: Signály povolenia zápisu do entity dev_chregs sú generované v entite dev_masterfsm, ale nijako nesúvisia s uvedeným automatom, resp. jeho stavmi. Entita dev_chregs Entita dev_chregs obsahuje všetky potrebné registre pre každý zo 4 kanálov ISMX zvlášť, podľa obr Každý kanál obsahuje tri základné registre a, b, c. Tieto registre udržujú hodnoty x j, q j a c j. Ich význam a potreba je uvedená v kap. 7.2 Šifrovací algoritmus. Na tomto mieste je podstatná len rovnosť: c j = x q, j j pričom x j je otvorený oktet kanála ISMX, c j je zatvorený oktet kanála ISMX a q j je šifrovacia hodnota. Pre kanál 2 a 3 je hrubým značením na obrázku vyznačená zmena oproti kanálom 0 a 1. Schéma použitia kanálov ISMX je podrobne opísaná v kap Samotné spracovanie oktetu v kanáli ISMX sa javí pre používateľa s nulovým oneskorením. Ihneď po vložení oktetu do kanála je spracovaný oktet možné ihneď z kanála prečítať. To je zabezpečené nasledovným spôsobom. Register b vždy udržuje aktuálnu hodnotu q j. Preto po zápise hodnoty x j do registra a je okamžite prístupná hodnota c j. Povolenie zápisu do registra a generuje entita isa_write ako je opísané v kap Toto povolenie je oneskorené o jeden takt pre register c. Preto po takte zápisu hodnoty x j do registra a je hneď v ďalšom takte prenesená hodnota c j na výstup registra c. Výstupy registrov c jednotlivých kanálov sú smerované do entity isa_read. ISMX kanál 0 a 1 ISMX kanál 2 a 3 c j c j povolenie zápisu povolenie zápisu vstupný oktet x j a x j q j b q j+1 vstupný oktet c j a c j q j b q j+1 oneskorenie o jeden takt oneskorenie o jeden takt c j výstupný zašifrovaný oktet c c j x' j výstupný dešifrovaný oktet c x' j Obr Vnútorné riešenie registrov ISMX kanálov v entite dev_chregs Zápisom hodnoty xj do registra a je zároveň evidovaná požiadavka na daný kanál entitou dev_requester. Pri jej obsluhe sa využije hodnota c j v danom kanáli. Na základe toho sa vypočíta hodnota q j+1, ktorá sa následne zapíše do registra b. Teraz je kanál už opäť pripravený prijať ďalší oktet; tento stav je možné zistiť pomocou registra STATUS opísanom v kap. 7.5.

84 68 Autonómny šifrovací modul ISDN Implementačne sa kanále 0 a 1 od kanálov 2 a 3 odlišujú len zmenou väzby pre c j, ako je naznačené na obrázku obr Entita dev_intgen Táto entita generuje prerušovací signál IRQ pre rozhranie ISA. Vyvolanie prerušenia je po aktívnom signáli resdrv zamaskované. Počas normálneho behu ISMX je možné toto maskovanie zapínať a vypínať pomocou registra INTM opísaného v kap Prerušenie je generované pri detekcii stavu nečinnosti ISMX, resp. vtedy ak entita dev_requester nemá žiadnu ďalšiu požiadavku na spracovanie. Samotný signál IRQ je pri vygenerovanom prerušení aktívny práve jeden hodinový takt odvodený od taktu ISA zbernice, resp. signálu bclk Preklad do obvodu Xilinx Spartan-II XC2S100 Všetky VHDL zdrojové súbory opisujúce ISMX (kap. 7.10) sú uložené na elektronickom médiu, ktorého obsah je v prílohe A. V ďalšom texte sú odvolávky na rôzne súbory, tieto sa nachádzajú v tom istom adresári ako zdrojové súbory VHDL. Syntéza a následná implementácia pre obvod Xilinx Spartan-II XC2S100 bola vykonaná v nástroji Xilinx ISE (Integrated Software Environment) v5.1i s ponechaním štandardného nastavenia, resp. optimalizáciou na plochu a nezachovanie hierarchie po preklade. Výsledky sú nasledovné: Preklad zdrojových súborov bol vykonaný v návrhovom systéme Xilinx ISE (Integrated Software Environment) v5.1i. Pri potrebe opätovného prekladu je možné celý projekt otvoriť pomocou projektového súboru ismx.npl. Sú v ňom určené mená zdrojových súborov, ako i nastavenie prekladača. Nastavenie je v podstate štandardné; optimalizácia na plochu a nezachovanie hierarchie pri preklade. Takéto nastavenie umožní veľmi efektívny a kvalitný preklad. V súbore asmi.ucf je definovaná rýchlosť hodinového signálu bclk zbernice ISA na 10MHz so striedou 50%. Preklad s takouto definíciou by mal zaručiť, že ISMX na danej frekvencii bude fungovať presne podľa opisu vo VHDL jazyku. Ďalej sú v tomto súbore určené všetky vstupno výstupné piny obvodu a ich priradenie k vrchnej entite asmi (ISMX). Počas prekladu vzniknú tieto varovné hlásenia. varovné hlásenie č. 647 celkovo 2 krát, varovné hlásenia č. 646 celkovo 7 krát, varovné hlásenia č celkovo 6 krát. Príklad: WARNING:Xst:647 - Input <d> is never used. WARNING:Xst:646 - Signal <rwaq<7>> is assigned but never used. WARNING:Xst: FF/Latch <dev_module_i_dev_datamem_i_rwa_q_7> is unconnected in block <asmi>. V podstate informujú o nevyužití niektorých vstupov alebo signálov opísaných v zdrojových súboroch a nie sú žiadnou prekážkou. Ide napríklad o nevyužité bity registra ADDR, ktorý je opísaný v kap Reporty jednotlivých častí prekladu do obvodu sú uložené v týchto súboroch takto: asmi.syr syntéza (synthesize) obsahuje varovné hlásenia uvedené vyššie,

85 7 ISDN šifrovací modul Xilinx ISMX 69 asmi.bld implementácia/preklad (translation), asmi.mrp implementácia/mapovanie (mapping), asmi.par implementácia/uloženie a spojenie (place and route), asmi.bgn generovanie programovacie súboru (generate programming file). Samotný programovací prúd pre obvod je v súbore asmi.bit. Praktické použitie tohto súboru je však diskutabilné, pretože posledná časť prekladu (generovanie programovacieho súboru) je spojená s množstvom nastavení, ktoré momentálne nie sú známe. Navyše je možné vygenerovať veľa druhov programovacích súborov. Potrebné nastavenia budú zrejmé až príde k reálnej implementácii ASMI. Dôležité informácie o výsledku prekladu z reportov uvedených vyššie: spotreba prostriedkov v obvode: Number of External GCLKIOBs 2 out of 4 50% Number of BLOCKRAMs 2 out of 10 20% Number of SLICEs 838 out of % Number of GCLKs 2 out of 4 50% dosiahnutie požiadavky na hodinový signál: Constraint Requested Actual Logic Levels TS_bclk = PERIOD TIMEGRP "bclk" 100 ns ns ns 10 HIGH % Požadovaná perióda signálu bclk bola 100ns (10MHz) so striedou 50%. Dosiahnutá perióda po preklade je ns (31.8MHz), čiže s veľmi veľkou rezervou bola daná požiadavka splnená. maximálna taktovacia rýchlosť získaná automatickou analýzou po place and route kroku Timing summary: Timing errors: 0 Score: 0 Constraints cover paths, 0 nets, and 5809 connections (97.0% coverage) Design statistics: Minimum period: ns (Maximum frequency: MHz) 7.12 Dosiahnuté výsledky V tejto kapitole sú zhrnuté výsledky návrhu a implementácie ISMX. Podľa požiadaviek sa podarilo napísať v jazyku VHDL kompletný opis funkcie ISMX. Zdrojové súbory VHDL boli úspešne preložené do obvodu Xilinx Spartan-II XC2S100. Preklad je v podstate možný do ktoréhokoľvek väčšieho obvodu rodiny Spartan alebo Virtex. Zvolený obvod je jedným z najmenších obvodov z danej rodiny Spartan-II. Podľa kap je ISMX schopný práce na hodinovom kmitočte približne 30MHz. Zbernica ISA však pracuje na kmitočte 8MHz, takže ISMX má veľkú časovú rezervu, približne trojnásobnú. Preto je predpoklad spoľahlivej funkcie. Využitie logiky obvodu je približne 70% a zostáva ešte 80% blokových pamätí.

86 70 Autonómny šifrovací modul ISDN ISMX podporuje kompletné spracovanie ISDN kanálovej štruktúry 2B+D; je schopný šifrovať 2 toky oktetov B kanála a dešifrovať opačné 2 toky oktetov B kanála. Zachováva vysokú bezpečnosť utajenie skutočne použitého kľúča (efektívneho kľúča), podľa schémy uvedenej v kap Šifrovanie je založené na algoritme AES v móde CFB-8, pričom sa používajú 128 bitové kľúče. Dešifrovanie oktetov B kanála sa dokáže, vzhľadom na použitý mód CFB-8 zotaviť z výpadku alebo chybne preneseného oktetu B kanála cez sieť ISDN. ISMX je schopné generovať prerušenie a zjednodušiť tým softvérovú obsluhu, resp. ju zefektívniť. Rýchlosť celého obvodu je dostačujúca, pretože pri danom taktovaní ISA zbernice (8MHz) a využití všetkých 4 ISMX kanálov pre účely ISDN je celkové využitie ISMX v čase približne 50%. ISMX je navrhnuté s ohľadom na budúcu podporu rozhrania IOM-2. Je na to pripravené architektonicky i hardvérovo. Signály IOM-2 zbernice sú privedené na obvod, ale pri súčasnej implementácii ISMX zostávajú nevyužité. Preto bude možné bez hardvérovej zmeny zaviesť aj podporu rozhrania IOM-2. Tento fakt podporuje aj zostávajúcich 30% nevyužitej logiky v obvode, ako i 80% voľných blokových pamätí. To ďaleko prevyšuje odhadované potreby na doplnenie IOM-2 rozhrania do ISMX Testovanie Testovanie implementácie ISMX je založené na časovej simulácii v simulátore ModelSim v5.5e od firmy Mentor Graphics. Spolu so zdrojovými súbormi ISMX opísanými v kap je na elektronickom médiu (kap. A) uložený aj simulačný VHDL model v súbore ismx_timesim.vhd, ktorý bol vygenerovaný v návrhovom systéme Xilinx ISE. V ďalšom texte, pokiaľ nie je uvedené inak, sú odvolávky práve na tento simulačný model. Simulačný model je generovaný po kroku PAR 6. Teda sú postihnuté všetky časové oneskorenia, ktoré aj reálne vzniknú po zavedí ISMX do samotného obvodu. Na základe tohto modelu bolo vykonané testovanie opísané v nasledujúcich kapitolách. Samotný súbor ismx_timesim.vhd nestačí pre zahájanie simulácie, pretože využíva simulačnú VHDL knižnicu "simprim". Zdrojové súbory k tejto knižnici sú uložené v koreňovom adresári návrhového systému Xilinx ISE v adresári vhdl/src/simprims. Tieto je nutné vopred skompilovať a vytvoriť knižnicu "simprim" Vytvorenie testovacích vzoriek Funkcia ISMX je overená testom (kap ), kde je použitý šifrovací a dešifrovací kanál. V prvej časti testu sa nastavia kontexty a kľúče týchto kanálov. Následne je do šifrovacieho kanála poslaná vzorka 8 oktetov, ktorá je zašifrovaná a testovaná na zhodu s testovacími vzorkami. Získaných 8 oktetov je spätne poslaných do dešifrovacieho kanála na dešifrovanie. Výstup je testovaný na zhodu s pôvodnými 8 vzorkami. Vygenerovanie testu je založené na implementácii algoritmu AES v jazyku C: "AES (Rijndael) in C/C++", 6 PAR Place & Route (posledný krok prekladu VHDL opisu do obvodu návrhového systému Xilinx ISE)

87 7 ISDN šifrovací modul Xilinx ISMX 71 od autora: Dr. Brian Gladman, Worchester, UK. Licenčné podmienky autora dovoľujú voľné použitie. Podmienkou je iba vloženie jeho licenčných podmienok do programu v pôvodnom znení, kde sa implementácia AES použije. Implementácia je voľne dostupná na Internetovej adrese: V jazyku C++ v prostredí Borland C++ Builder v5.0 bol vytvorený program: ktorý umožňuje tieto operácie: C_AES, interaktívne šifrovanie a dešifrovanie algoritmom AES s blokom a kľúčom šírky 128 bitov, šifrovanie a dešifrovanie binárnych súborov v móde CFB-8 algoritmu AES (kap. 7.2). Za pomoci tohto programu je vygenerovaný test pre ISMX. Do ISMX (zdrojový súbor memory.vhd entita kmem) bol vnesený zvolený master kľúč MK podľa mapovania uvedeného na obr. 7-9: (všetky tu uvedené hodnoty sú v hexadecimálnom tvare, pokiaľ nie je uvedené inak) MK= 0x 83c036d0 45b460c8 c50aa6d1 2947e55f h Master kľúč je nastavený pre všetky 4 ISMX kanále rovnako. Použitie kanála ISMX vyžaduje voľbu virtuálneho kľúča VK: VK= 0x a8be23c6 6d1ab26e 6efdb aa63 h Teraz pomocu vytvoreného programu C_AES je vypočítaný efektívny kľúč EK = AES MK (VK): EK= 0x f12c8e1f cf1b1692 7c8cdbfa 5b23446e h Kľúč EK sa po nastavení kľúča VK v ISMX vygeneruje pre daný kanál. Ďalej je efektívny kľúč EK použitý pre zašifrovanie zvolených 8 oktetov programom C_AES určených pre testovanie šifrovacieho a dešifrovacieho kanála ISMX. Funkcia kanálov ISMX je opísaná v kap Pre správnu funkciu kanálov ISMX už od prvého oktetu je ešte nutné zvoliť inicializačný vektor IV: IV= 0x 3243f6a8 885a308d a2 e h V Tab. 7-2 je uvedených zvolených 8 oktetov. Sú označené ako otvorené oktety. Tieto sú programom C_AES za použitia kľúča EK a inicializačného vektora VK zašifrované algoritmom AES v móde CFB-8. Tieto sú označené ako zatvorené oktety.

88 72 Autonómny šifrovací modul ISDN Číslo oktetu Otvorené oktety Odpovedajúce ASCCII znaky otvorených oktetov Zatvorené oktety Plán testovania 0x41h 0x53h 0x4dh 0x49h 0x54h 0x45h 0x53h 0x54 'A' 'S' 'M' 'I' 'T' 'E' 'S' 'T' 0xbeh 0x2eh 0xc5h 0xb7h 0x8dh 0x13h 0xf4h 0xd1h Tab. 7-2 Testovacie vektory pre kanál ISMX Overenie funkčnosti ISMX je realizované v troch krokoch: nastavenie VK a IV pre kanále 0 a 2, vloženie otvorených oktetov do kanála 0, spätné vyčítanie zašifrovaných oktetov a test na zhodu podľa Tab. 7-2, vloženie zatvorených oktetov do kanála 2, spätné vyčítanie dešifrovaných oktetov a test na zhodu podľa Tab Kanále 0 a 1 sú v ISMX šifrovacie, zatiaľ čo kanále 2 a 3 sú dešifrovacie. Týmito troma kromi sa zároveň overí aj funkčnosť rozhrania ISA Pomocné TCL skripty pre účely testovania V jazyku TCL sú napísané jednoduché skripty, ktoré automatizujú testovací postup. Sú uložené na elektronickom médiu, ktorého obsah je uvedený v prílohe A. Jazyk TCL je natívne podporovaný použitým simulátorom ModelSim. Sú to tieto skripty: ismx.do kompilácia simulačného modelu ISMX, ismx_sim.do samotný test ISMX, isa_proc.do podporné funkcie. Podporné funkcie: isa_write <address> <data>, isa_read <address> <wide>, wait_for_ready umožňujú priamo generovať cyklus čítania (isa_read) i zápisu (isa_write) na zbernici ISA. Funkcia wait_for_ready, čaká na dokončenie spracovania požiadaviek vo vnútri ISMX, resp. čaká na prerušenie od ISMX. <address> je 16 bitová adresa zápisu alebo čítania v I/O priestore zbernice ISA. Jej hodnota sa zadáva v hexadecimálnom tvare bez prídavných znakov. <data> sú 8 alebo 16 bitové dáta, ktoré sa majú zapísať v zápisom cykle zbernice ISA. Zadávajú sa v hexadecimálnom tvare. <wide> je šírka dát pre generovaný cyklus čítania na zbernici ISA. Povolené hodnoty sú 16 alebo 8; zadanie je teda v decimálnom tvare. Príklady: isa_write isa_write 0308 f6a8 isa_write ; 8 bitový zápis hodnoty 0x01h na párnu adresu 0x0300h ; 16 bitový zápis hodnoty 0xf6a8h na párnu adresu 0x0308h ; 8 bitový zápis hodnoty 0x11h na nepárnu adresu 0x0301h

89 7 ISDN šifrovací modul Xilinx ISMX 73 isa_write 0309 a843 isa_read isa_read wait_for_ready ; 16 bitový nepovolený zápis hodnoty 0xa843h ; na nepárnu adresu 0x0309h chybné zadanie ; 8 bitové čítanie z párnej adresy 0x0306h ; 16 bitové čítanie z párnej adresy 0x0306h ; čakanie na prerušenie (max ns) Prvú nulovú číslicu z adresy je možné vynechať. Čítanie alebo zápis 16 bitovej hodnoty na nepárnu adresu nie na zbernici ISA realizovateľný. Funkcie vtedy generujú chybové hlásenie. Funkcia isa_read vracia dve alebo 4 hexadecimálne číslice v závislosti od šírky požadovaných dát. Hexadecimálne číslice "a" až "f" je možné zadať s veľkými alebo malými písmenami. Systematickým volaním opísaných funkcií je možné vygenerovať ľubovoľnú postupnosť cyklov ISA zbernice vzhľadom na možnosti ISMX. Na základe týchto funkcií je postavený test ISMX v súbore ismx_sim.do. Na obr je ukážka funkcie isa_write. # ISA_WRITE proc isa_write {address data} { if [string length $address]==3 then { set address 0$address } if [string length $address]!=4 then { return "ERROR: Bad address \"$address\", valid is only 3 or 4 digits" } if ([string length $data]!=2)&&([string length $data]!=4) then { return "ERROR: Valid data length is only 2 or 4 digits" } set address [string tolower $address] set even [string match "???\[ a c e\]" $address] if!$even then { if [string length $data]!=2 then { return "ERROR: Non 8-bit write to odd address!!!" } set sbhe_n 0 echo "8 bit write to odd address, sbhe_n=0" set data [format "%s%s" $data 00] } elseif [string length $data]==2 then { set sbhe_n 1 echo "8 bit write to even address, sbhe_n=1" set data 00$data } else { set sbhe_n 0 echo "16 bit write to even address, sbhe_n=0" } } run 50ns force sbhe_n $sbhe_n force sa X\"$address\" force sd X\"$data\" force bale 1 run 50ns force bale 0 run 50ns force iowc_n 0 run 150ns force iowc_n 1 Obr Funkcia isa_write v jazyku TCL

90 74 Autonómny šifrovací modul ISDN Test V skripte ismx_sim.do je opis testu v jazyku TCL založený na uvedenom pláne testu v kap Pred jeho spustením je obvykle nutné spustiť kompiláciu a prípravu simulačného modelu pomocou skriptu ismx.do. ISMX je testované na hodinovej frekvencii 10MHz (perióda 100ns). Priebeh testu je zrejmý z obr Je to zdrojový text skriptu ismx_sim.do s podrobným komentárom. V prvej časti sa pripraví pamäť kontextu pre kanál 0 a zašifruje sa 8 oktetov podľa Tab V druhej časti sa pripraví pamäť kontextu pre kanál 2 a dešifruje sa 8 oktetov podľa rovnakej tabulky. Časová simulácia testu je v súbore ismx_timesim.wlf, jej najdôležitejšie časti sú uvedené v prílohe D.2 orientácia je určená simulačným časom a číslami riadkov podľa obrázka obr Súbory typu wlf je možné prehliadať iba v simulačnom programe ModelSim. Priebeh testu je zaznamenaný v súbore ismx_timesim.log. Podľa neho ako i podľa časovej simulácie je skontrolovaná funkcia ISMX. Kontrolné údaje testovacie vzorky sú uvedené v kap Na obr je uvedená malá časť uvedeného súboru, kde je zobrazená časť šifrovania oktetu č. 0 v ISMX kanáli 0 (simulačný čas 23100ns až 23700ns, riadok č. 35 na obr. 7-20). Podľa Tab. 7-2 je zašifrovanie tohto oktetu zhodnotené ako správne. Celková funkcia ISMX bola zhodnotená ako správna pre všetky časti testu; test dopadol úspešne.... # 8 bit write to even address, sbhe_n=1 # isa write: data=0x41 at address=0304 # 8 bit read at even address # isa read: data=0xbe at address= Obr Časť zo záznamu testu (ismx_timesim.log)

91 7 ISDN šifrovací modul Xilinx ISMX # # Hlavny test ISMX # # Spristupnenie funkcii do isa_proc.do onbreak {resume} # Povolenie generovania prerusenia isa_write # FAZA SIFROVANIA # Zapis inicialneho vektora IV do pamati kontextu pre kanal 0 # IV= X"3243f6a8", X"885a308d", X"313198a2", X"e " isa_write 308 f6a8; isa_write ; isa_write ; run 300ns isa_write d; isa_write a; isa_write ; run 300ns isa_write a2; isa_write ; isa_write ; run 300ns isa_write ; isa_write 308 e037; isa_write ; run 300ns # Zapis virtualneho kluca VK do pamati kontextu pre kanal 0 # VK= X"a8be23c6", X"6d1ab26e", X"6efdb359", X"2088aa63" isa_write c6; isa_write 308 a8be; isa_write ; run 300ns isa_write 308 b26e; isa_write 308 6d1a; isa_write ; run 300ns isa_write 308 b359; isa_write 308 6efd; isa_write ; run 300ns isa_write 308 aa63; isa_write ; isa_write ; run 300ns # Spustenie generovanie efektivneho kluca a inicialneho sifrovania pre kanal 0 isa_write # Cakanie na dokoncenie pozadovanej operacie wait_for_ready # Sifrovanie osmych oktetov v kanali 0 isa_write ; isa_read 304 8; wait_for_ready isa_write ; isa_read 304 8; wait_for_ready isa_write 304 4d; isa_read 304 8; wait_for_ready isa_write ; isa_read 304 8; wait_for_ready isa_write ; isa_read 304 8; wait_for_ready isa_write ; isa_read 304 8; wait_for_ready isa_write ; isa_read 304 8; wait_for_ready isa_write ; isa_read 304 8; wait_for_ready # FAZA DESIFROVANIA # Zapis inicialneho vektora IV do pamati kontextu pre kanal 2 # IV= X"3243f6a8", X"885a308d", X"313198a2", X"e " isa_write 308 f6a8; isa_write ; isa_write ; run 300ns isa_write d; isa_write a; isa_write ; run 300ns isa_write a2; isa_write ; isa_write 302 0a; run 300ns isa_write ; isa_write 308 e037; isa_write 302 0b; run 300ns # Zapis virtualneho kluca VK do pamati kontextu pre kanal 2 # VK= X"a8be23c6", X"6d1ab26e", X"6efdb359", X"2088aa63" isa_write c6; isa_write 308 a8be; isa_write ; run 300ns isa_write 308 b26e; isa_write 308 6d1a; isa_write ; run 300ns isa_write 308 b359; isa_write 308 6efd; isa_write 302 1a; run 300ns isa_write 308 aa63; isa_write ; isa_write 302 1b; run 300ns # Spustenie generovania efektivneho kluca a inicialneho sifrovania pre kanal 2 isa_write wait_for_ready # Desifrovanie osmych oktetov v kanali 2 isa_write 306 be; isa_read 306 8; wait_for_ready isa_write 306 2e; isa_read 306 8; wait_for_ready isa_write 306 c5; isa_read 306 8; wait_for_ready isa_write 306 b7; isa_read 306 8; wait_for_ready isa_write 306 8d; isa_read 306 8; wait_for_ready isa_write ; isa_read 306 8; wait_for_ready isa_write 306 f4; isa_read 306 8; wait_for_ready isa_write 306 d1; isa_read 306 8; wait_for_ready # KONIEC Obr Test ISMX - TCL skript ismx_sim.do

92

93 8 Záver 77 8 ZÁVER Práca sa zaoberá návrhom prototypu zariadenia ASMI (Autonómny šifrovací modul ISDN), ktoré umožní reálne odskúšanie šifrovania na S/T rozhraní siete ISDN pre základný prístup 2B+D. Návrh je pritom zameraný na samotný spôsob šifrovania a jeho implementácia do programovateľného obvodu typu FPGA, konkrétne obvod firmy Xilinx rodiny Spartan-II. Tento obvod je včlenený cez zbernicu ISA do plnohodnotného počítačového systému APS (kap. 3.5), ktorý je navrhnutý a implementovaný do úrovne výrobných podkladov. Systém APS (kap. 3.5) obsahuje dva špeciálne obvody typu IPAC-X (ISDN PC Adapter Circuit extended) pre prístup na S/T rozhranie siete ISDN. Implementácia šifrovania ISMX (ISDN šifrovací modul Xilinx kap. 7) v obvode FPGA je napísaná v jazyku VHDL a úspešne kompilovaná návrhovým systémom ISE od firmy Xilinx do obvodu XC2S100. Použitý šifrovací algoritmus je AES (Advanced Encryption Standard), ktorý je samostatne navrhnutý a implementovaný pod názvom Mini-jadro AES (kap. 6). Je to teda všeobecne použiteľné VHDL jadro aj pre iné aplikácie. Celková implementácia ISMX je otestovaná časovou simuláciou pomocou programu ModelSim od firmy Model Technology Inc. na úrovni ISA rozhrania, podľa kap Algoritmus AES je použitý v móde CFB-8 (kap. 7.2) a umožňuje tak šifrovanie B kanálov na hardvérovej úrovni protokolom ISP1B (kap. 3.7). Celkovo ISMX umožňuje spracovať paralelne 4 toky B kanálov z toho 2 šifrovať a 2 dešifrovať, čo je vhodné pre kanálovú štruktúru základneho prístupu k sieti ISDN 2B+D. Pretože ide o transparentné šifrovanie (kap. 3.1) je možné zabezpečiť komunikáciu akéhokoľvek ISDN zariadenia, ktoré používateľ vlastní. Inštalácia ASMI je pritom veľmi jednoduchá. ASMI sa včlení medzi pôvodné ISDN zariadenia (telefóny, faxy, modemy,...) používateľa a samotnú sieť ISDN (kap ). Samotná štruktúra ASMI však podporuje aj iné šifrovacie protokoly (ISP ISDN Security Protocol) opísané v kap. 2.2 s obmedzeniami opísanými v kap Pre ďalší vývoj ASMI je nutné vyrobiť navrhnutý počítačový systém APS a následne vytvoriť jednoduchý program, pomocou ktorého sa zrealizuje šifrovanie ISDN účastníckych spojení cez ISMX a obvody IPAC-X. Paralelne s touto činnosťou môže prebiehať návrh softvérovej časti ASMI, kde je potrebné podrobne špecifikovať všetky funkcie a mechanizmy ASMI.

94

95 9 Použitá literatúra 79 9 POUŽITÁ LITERATÚRA [1] 15kV ESD-Protected, Down to 10nA, 3.0V to 5.5V, Up to 1Mbps, True RS-232 Transceivers, Maxim Integrated Products, január 2000, 20s, Rev.3a;1/00 max3222e-max3241e.pdf [2] A ZFx86 Based System Schematic Checklist, Technical Note ZFNT-11, ZF Micro Devices, Inc., november 2001, 8s., P/N Rev.K [3] Bečvář, M.: Popis digitálního návrhu pomocí VHDL, ASICentrum s.r.o., 15 vydanie 17s. vhdlsynt.pdf [4] Booting Linux From Flash, Application Note ZFAN-17, ZF Micro Devices, Inc., máj 2001, 14s., P/N Rev.B [5] Booting User Software from Flash, Application Note ZFAN-12, ZF Micro Devices, Inc., máj 2001, 18s., P/N Rev.B [6] Burr, W., E.: Security in ISDN, NIST Special Publication SP , september 1991, 73s. [7] CDRH127 Power Inductors, Specification Rev.1, Sumida, Ltd., júl 2002, 1s. cdrh127.pdf [8] Daemen J., Rijmen, V.: AES Proposal: Rijndael, AES Algorithm Submission, november 1999, 45s. [9] FIPS PUB 197, Advanced Encryption Standard (AES), National Institute of Standards and Technology, november 2001, 51s. fips-197.pdf [10] Geode TM CS5530 I/O Companion Multi-Function South Bridge, Datasheet, National Semiconductor Corp., apríl 200, 241s. cs5530.pdf [11] ICS System Peripheral Clock Source, Datasheet Rev , Integrated Circuit Systems, Inc., september 1999, 4s., MDS C ics65001.pdf [12] ISDN PC Adapter Circuit (IPAC-X) Product Overview, november 2000, Infineon Technologies AG, 27s. [13] ISDN PC Adapter Circuit (IPAC-X) PSB/PSF21150 Datasheet, Version 1.3, Infineon Technologies AG, júl 2000, 272s. ipax_13d.pdf

96 80 Autonómny šifrovací modul ISDN [14] Kočiš, I., Šulko, I.: Mikroprocesory a mikropočítače, Alfa, september 1986, 472s. [15] Krejčiřík, A.: Napájecí zdroje I.: Základní zapojeních analógových a spínaných napájecích zdrojů, Technická literatura BEN, 2. vydanie, 1997, 352s., ISBN [16] Krejčiřík, A.: Napájecí zdroje II.: Integrované obvody ve spínaných zdrojích, Technická literatura BEN, 2. vydanie, 1997, 352s., ISBN [17] Kukura, P.: Digitálne siete s integrovanými službami, 3. vydanie, Elfa s.r.o., 208s., ISBN X [18] Layout Guidelines for Switching Power Supplies, Application Note 1149, National Semiconductor Corp., október 1999, 3s, AN an-1149.pdf [19] LL4151 Fast Switching Diode, Datasheet Rev.4, Vishay Semiconductors GmbH, február 2001, 4s., Document Number pdf [20] LM2641 Dual Adjustable Step-Down Switching Power Supply Controller, Datasheet, National Semiconductor Corp., máj 2001, 19s., DS lm2641.pdf [21] MBRS130T3 Surface Mount Schottky Power Rectifier, Datasheet Rev.5, ON Semicoductor Components Industries, október 2000, 4s. mbrs130t3-d.pdf [22] Menezes, A., Oorschot, P., Vanstone, S.: Handbook of Applied Cryptography, CRC Press, 1996, 655s. [23] Minihofer, O., Kratochvílová, J.: Anglicko český slovník výpočetní techniky, SNTL Nakladatelství technické literatury, n.p., 1987, 496s. [24] NDS Single N-channel Enhancement Mode Field Effect Transistor, Datasheet Rev.B2, Fairchild Semiconductor Corp., február 1996, 7s. nds8410.pdf [25] PC/104 Specification, v2.4, Embedded Consortium, august 2001, 27s. pc104specv246.pdf [26] PC87550 PicoPower North Bridge PCI System Controller, Preliminary Datasheet, National Semiconductor Corp., február 1997, 6s. pc57550.pdf [27] Phoenix BIOS 4.0, User's Manual Rev. 6, Phoenix Technologies Ltd., jún 2000, 88s, PB4.0 UM [28] Processor Supervisory Circuits with Power-Fail, Texas Instruments, Inc., november 1998, 13s., SLVS184B

97 9 Použitá literatúra 81 [29] PSB21150 IPAC-X Evaluation Board SMART Version 1.1, Hardware User s manual, Infineon Technologies AG, máj 2000, 69s. rtas11t.pdf [30] PSB21150 IPAC-X Evaluation Board SMART Version 1.1, Software User s manual, Infineon Technologies AG, máj 2000, 65s. rtas11r.pdf [31] Q-FLASH Memory MTFxJ3, Datasheet Rev. 7, Micron Technology, Inc., november 2002, 52s., MT28F640J3_8.p65 Rev.7 MT28F640J3_8.pdf [32] Reconfigurable PBX IPAC-X PSB21150, ISAC-SX PEB3086, ISAC-SX TE PSB3186 & SBCX-X PEB3081 Application Note, Infineon Technologies AG, apríl 2001, 27s. ipacx_a.pdf [33] Savard, J.: The Advanced Encryption Standard (Rijndael), graficko-textový opis algoritmu AES, január [34] Shanley, T., Anderson, D.: ISA System Architecture, Addison Wesley, 3. edícia, 1995, 518s. [35] Solution Guide for Small PBX (SOHO), Infineon Technologies AG, apríl 1999, 45s. pbx.pdf [36] Spartan-II 2.5V Family: DC and Switching Characteristics, datasheet, Version 2.6, Xilinx, Inc., august 2002, 18s. ds001_3.pdf [37] Spartan-II 2.5V Family: Functional Description, datasheet, Version 2.1, Xilinx, Inc., marec 2001, 45s. ds001_2.pdf [38] Spartan-II 2.5V Family: Introduction and Ordering Information, datasheet, Version 2.3, Xilinx, Inc., november 2001, 4s. ds001_1.pdf [39] Spartan-II 2.5V Family: Pinout Tables, datasheet, Version 2.4, Xilinx, Inc., apríl 2001, 28s. ds001_4.pdf [40] Synchronous DRAM MT48LCxMxA2, Datasheet Rev.F, Micron Technology, Inc., január 2003, 59s., 128MSDRAM_F.p65 Rev.F 128msdram_f.pdf [41] Using Block SelectRAM+ Memory in Spartan-II FPGAs, application note, Version 1.1 XAPP173, Xilinx, Inc., December 2000, 12s. xapp173.pdf

98 82 Autonómny šifrovací modul ISDN [42] Using ZFx86 BIOS Extension ROMs, Application Note ZFAN-19, ZF Micro Devices, Inc., júl 2001, 7s, P/N Rev.A [43] Using ZFx86 BIOS Extension ROMs, Application Note ZFAN-19, ZF Micro Devices, Inc., júl 2001, 7s, P/N Rev.A [44] ZFx86 Clocking, Application Note ZFAN-11, ZF Micro Devices, Inc., júl 2001, 4s, P/N Rev.D [45] ZFx86 Integrated Development System Fileset, ZF Micro Devices, Inc., september zfx86_eval1.zip [46] ZFx86 System-on-a-Chip Databook, Ver.1 Rev.C, ZF Micro Devices, Inc., november 2001, 657s. [47] ZFx86 System-on-a-chip Integrated Development System Quick Start Guide, v1.4, november 2001, ZF Micro Devices, Inc., 65s. [48] ZFx86 System-on-a-Chip, Training Book, v8.0 Rev.A, ZF Micro Devices, Inc., december 2001, 147s. [49] ZFx86 Z-tag Manager, User's Manual, ZF Micro Devices, Inc., november 2001, 52s., P/N Rev.C [50] ZTAG Programmer schéma zapojenia, ZF Micro Devices, Inc., október 2000, 1s., ztag_schematic.pdf

99 Príloha

100

101 Príloha A 85 A OBSAH ELEKTRONICKÉHO MÉDIA Elektronické médium typu CD-ROM je priložené k tejto práci vo formáte ISO-9660 s podporou Joilet. Má štruktúrovaný obsah do adresárov takto: \asmi Autonómny šifrovací modul ISDN \aps ASMI počítačový systém Projektové súbory so schémami a doskami plošných spojov v návrhovom systéme Design Explorer 99SE od firmy Protel aps_z.ddb aps_p.ddb aps_ix.ddb tlib3.ddb knižnice použitých súčiastok \ismx \implementation - \sources po predklade v Xilinx ISE \sources zdrojový text ISMX v jazyku VHDL, projektové súbory \test simulačný model ISMX, test v jazyku TCL \simprim simulačná knižnica "simprim", zdrojové texty a preklad ismx_timesim.wlf výsledok simulácie v ModelSim-e \vectors vygenerované testovacie vektory s programom C_AES \doc - dokumentácia \datasheets \infineon dokumentácia k obvodom IPAC-X PSB21150 \xilinx dokumentácia k obvodu XC2S100 \zfmicro dokumentácia k obvodu ZFx86... ďalšie katalógové listy k použitým obvodom v APS \rijndael šifrovací algoritmus Rijndael \jsavard trojdimenzionálne znázornenie algoritmu Rijndael fips-197.pdf AES štandard [9] rijndael.pdf opis algoritmu Rindael jeho autormi [8] \Applied Cryptography elektronická podoba knihy Applied Cryptography [22] \rel iná relevantná dokumentácia \c_aes program c_aes pre generovanie testovacích vektorov pre ISMX a Mini-jadro AES, zdrojové texty v jazyku C++, projektové súbory Borland C++ Builder v5.0, preložený program pre WIN32 c_aes.exe \miniaes Mini-jadro AES \sources zdrojové texty Mini-jadra AES v jazyku VHDL, projektové súbory \test simulačný model Mini-jadra AES spolu s časovou simuláciou v ModelSim-e \thesis elektronická podoba diplomovej práce asmi_thesis.pdf

102

103 Príloha B 87 B SÚVIS S DIPLOMOVÝM PROJEKTOM Táto práca priamo nadväzuje na diplomový projekt, v ktorom bolo okrem iného podrobne rozobraté a analyzované prostredie ISDN až na úroveň základných protokolov včetne podrobnejšieho opisu signalizačného protokolu, spolu s analýzou a návrhom možností využitia signalizačných správ pre potreby ASMI. Na základe toho boli uvedené a analyzované jednotlivé možnosti šifrovania v sieťach ISDN na báze šifrovacích protokolov spolu s opisom ISDN obvodov, ktoré by pre tento účel boli vhodné. Pre protokol ISP1B boli vypracované požiadavky a základný návrh. Niektoré relevantné časti diplomového projektu sú uvedené aj v tejto práci pre zvýšenie celkovej kompaktnosti.

104

105 Príloha C 89 C SIMULÁCIA MINI-JADRA AES

106

107 Príloha D 91 D ISMX D.1 Opis použitých signálov ISA zbernice v ISMX ISMX sa na zbernici ISA identifikuje ako 16 bitové I/O zariadenie. Podrobný opis všetkých signálov ISA zbernice a ich špecifík, ako i časových diagramov pre cykly čítania a zápisu do/z registra sú uvedené v [34] kap. 7. Tu uvedieme len názvy ISA signálov použitých v ISMX a ich význam. SA(15:0) Adresná zbernica SD(15:0) Dátová zbernica resdrv signál generovaný na ISA zbernici pri resete počítačového systému bclk hodinový signál ISA zbernice, obvykle 8MHz alebo 8.33MHz bale (Bus Address Latch Enable) signál generovaný pri platnosti SA io16# - týmto signálom sa zariadenie (ISMX) pri I/O prenose identifikuje ako 16 bitové nows# - týmto signálom zariadenie skracuje I/O prenos (počet čakacích cyklov) na minimum chrdy týmto signálom zariadenie oznamuje, že je pripravené dokončiť I/O prenos iorc# (I/O Read Command) signál generovaný na ISA zbernici pri čítacom cykle z I/O priestoru (*) iowc# (I/O Write Command) signál generovaný na ISA znernici pri cykle zápisu do I/O priestoru sbhe# (System Byte High Enable) pomocný signál generovaný na ISA zbernici pre 16 bitové zariadenia. Indikuje sa s ním platnosť, resp. použitie hornej časti dátovej zbernice SD(15:8). (*) I/O priestor Procesory triedy Intel rozlišujú medzi pamäťovým priestorom a I/O priestorom. Požiadavka na prenos v I/O priestore je generovaná inštrukciami in (input port) a out (output port). Bližší opis tohto pojmu je v [34].

108 92 Autonómny šifrovací modul ISDN D.2 Simulácia testu Tu sú zobrazené časti časovej simulácie zo súboru ismx_timesim.wlf, ktorý sa nachádza na elektronickom médiu. Táto príloha má nadväznosť na kap Test. Čísla tu uvedených riadkov súvisia s obr Povolenie generovania prerušenia riadok 10 v čase 700ns až 1000ns. Zápis časti iniciálneho vektora IV do pamäti kontextu riadky 16 až 17 v čase 1000ns až 3400ns. Dokončenie čakania na prerušenie a zašifrovanie prvého oktetu riadky 32 a 35 v čase od 23100ns až 23700ns.

109 Príloha D 93 Dokončenie čakania na prerušenie a dešifrovanie prvého oktetu riadky 62 a 65 v čase od 97200ns až 97800ns.

110

111 Príloha E 95 E PROGRAM C_AES Funkcionalita programu je opísaná v kap Program je implementovaný v jazyku C++ v prostredí Borland C++ Builder v5.0. Zdrojové texty sú na elektronickom médiu, ktorého obsah je v kap. A. Pomocou okien programu, uvedených nižšie je umožnené interaktívne šifrovať a dešifrovať algoritmom AES. Pomocou druhého dialógového okna je možné šifrovať, resp. dešifrovať binárny súbor algoritmom AES v móde CFB-8. Okná sú navrhnuté v anglickom znení.