بهار

Size: px

Start display at page:

Download "بهار"

Evelyn Singleton
6 years ago
Views:

1 3--03 جلسه ي بيست و سوم دانشگاه شهيد بهشتي دانشكدهي مهندسي برق و كامپيوتر بهار 392 احمد محمودي ازناوه

2 فهرست مطالب مروري بر جلسهي پيش مثال حافظهي نهان چند سطحي حافظهي مجازي

3 مروري بر جلسهي پيش حافظه ها ي نهان اشتراكي (Block address) modulo (#Blocks in cache) كامپيوتر معماري (Block address) modulo (# Sets in cache) Set Associative 2

4 Four-Way Set Associative Cache Index V Tag Tag Data V Tag Byte offset 22 Data Index V Tag Data Way 0 Way Way 2 Way 3 8 V Tag Data مروري بر جلسهي پيش 32 كامپيوتر معماري Hit 4x select Data Mary Jane Irwin ( ) 3

5 n- طيف اشتراك تمام شيوههاي جايدهي را به نوعي ميتوان way set associative دانست. مروري بر جلسهي پيش مهمترين برتري شيوههاي اشتراكي اکهش miss-rate و بزرگترين مشلک آن افزايش مشلک آن افزايش hit-time است كامپيوتر معماري 4

6 Tag مروري بر جلسهي پيش طيف اشتراك (ادامه...) انتخاب مجموعه براي مقايسه Index انتخاب بلوك Block offset Byte offset با افزايش اشتراك با اکهش اشتراك اشتراكي اکمل ن شت مستقيم Mary Jane Irwin ( ) 5

7 مثال- نگاشت مستقيم miss miss 2 miss 3 miss 00 Mem(0) 00 Mem(0) 00 Mem() 00 Mem(0) 00 Mem() 00 Mem(2) 00 Mem(0) 00 Mem() 00 Mem(2) 00 Mem(3) 0 4 miss 3 hit 4 hit 5 miss 4 00 Mem(0) 0 Mem(4) 0 Mem(4) 0 Mem(4) 00 Mem() 00 Mem() 00 Mem() 00 Mem() 00 Mem(2) 00 Mem(2) 00 Mem(2) 00 Mem(2) 00 Mem(3) 00 Mem(3) 00 Mem(3) 00 Mem(3) 5 6

8 مثال يك حافظه ي نهان با شرايط زير مفروض است: 4K blocks, 4-word block size, 32 bit address تعداد مجموعهها و طول برچسب را براي حالات زير حساب كنيد ن شت مستقيم نگاشت مستقيم حافظه ي نهان اشتراكي دوبلوكي حافظه ي نهان اشتراكي چهار بلوكي و حافظه ي اشتراكي كامل به دست آوريد. براي آدرس شاخص و برچسب 6(=2 4 ) byte per block log2(4k)=2 32-4=28 تعداد بلوكها در ن شت مستقيم طول شاخص را مشخص ميكنند 28-2=6 كامپيوتر تعداد بيتهاي برچسب معماري 7

9 (ادامه...) مثال با افزايش درجهي اشتراك تعداد بيتهاي شاخص اکهش يافته و بيتهاي برچسب افزايش خواهد يافت. بنابراين براي اشتراك با دو بلوك 2K مجموعه خواهيم داشت. 28-log2(2K)=7 2-way associative 28-log2(K)=8 28 fully associative 4-way associative كامپيوتر معماري 8

10 مثال real user sys real user sys 0m0.688s 0m0.58s 0m0.068s 0m5.730s 0m5.668s 0m0.052s A B C اراي ه ي آقاي سعيد نجاتي 9

11 Multilevel Caches حافظه ي نهان چند سطحي حافظههاي نهان متصل به پردازنده ها كوچك اما بسيار سريع هستند. حافظه ي نهان سطح (levlel 2 cache) در صورتي كه در حافظهي نهان سطح داده موجود نباشد اين سطح پاسخگو خواهد بود. بزرگتر اما كندتر هستند ولي در هر حال از حافظهي اصلي سريعتر هستند. 2 حافظهي اصلي پاسخگوي نبود داده در حافظهي نهان سطح 2 ميباشد. كامپيوتر معماري 0

12 مثال سيستمي با مشخصات زير مفروض است: CPU base CPI =, clock rate = 4GHz Miss rate/instruction = 2% Main memory access time = 00ns در صورتي كه از يك سطح حافظه ي نهان استفاده كنيم: Miss penalty = 00ns/0.25ns = 400 cycles كامپيوتر معماري Effective CPI = = 9

13 L2 cache (ادامه...) مثال با افزودن يك سطح ديگر حافظه ي نهان با مشخصات زير: Access time = 5ns Global miss rate to main memory = 0.5% Penalty = 5ns/0.25ns = 20 cycles CPI = = 3.4 Performance ratio = 9/3.4 = 2.6 Total CPI= Base CPI+ Primary stalls per instruction + كامپيوتر Secondary stalls per instruction معماري 2

14 حافظه ي نهان چند سطحي حافظهي نهان سطح تمركز بر روي hit time حافظهي سطح 2 تمركز بر روي كاهش miss rate است كامپيوتر معماري 3

15 حافظه ي نهان در دو پردازنده ي واقعي Intel P4 AMD Opteron L organization Split I$ and D$ Split I$ and D$ L cache size 8KB for D$, 96KB for trace cache (~I$) L block size 64 bytes 64 bytes 64KB for each of I$ and D$ L associativity 4-way set assoc. 2-way set assoc. L replacement ~ LRU LRU L write policy write-through write-back L2 organization Unified Unified L2 cache size 52KB 024KB (MB) L2 block size 28 bytes 64 bytes L2 associativity 8-way set assoc. 6-way set assoc. L2 replacement ~LRU ~LRU L2 write policy write-back write-back Mary Jane Irwin ( ) 4

16 حافظه ي نهان در دو پردازنده ي واقعي 2 L cache organization & size L associativity Intel Nehalem Split I$ and D$; 32KB for each per core; 64B blocks 4-way (I), 8-way (D) set assoc.; ~LRU replacement AMD Barcelona Split I$ and D$; 64KB for each per core; 64B blocks 2-way set assoc.; LRU replacement L write policy write-back, write-allocate write-back, write-allocate L2 cache organization & size Unified; 256MB (0.25MB) per core; 64B blocks Unified; 52KB (0.5MB) per core; 64B blocks L2 associativity 8-way set assoc.; ~LRU 6-way set assoc.; ~LRU L2 write policy write-back write-back L2 write policy write-back, write-allocate write-back, write-allocate L3 cache organization & size Unified; 892KB (8MB) shared by cores; 64B blocks Unified; 2048KB (2MB) shared by cores; 64B blocks L3 associativity 6-way set assoc. 32-way set assoc.; evict block shared by fewest cores L3 write policy write-back, write-allocate write-back; write-allocate Mary Jane Irwin ( ) 5

17 كنترل حافظه ي نهان يك حافظه ي نهان با مشخصات زير مفروض است: Write back اندازهي بلوكها چهار كلمه اندازهي حافظهي نهان 6KB نگاشت مستقيم پردازنده -bit Read/Write 32-bit address 32-bit data 32-bit data -bit Ready حافظه نهان & كنترل كننده ي حافظه ي نهان -bit Read/Write 32-bit address 28-bit data 28-bit data -bit Ready 6 حافظهي اصلي Mary Jane Irwin ( )

18 نمودار حالت كنترل حافظه ي نهان Idle Cache Hit Mark Cache Ready Valid CPU request Compare Tag If Valid && Hit Set Valid, Set Tag, If Write set Dirty Allocate Read new block from memory Memory Not Ready Memory Ready Cache Miss Old block is clean Cache Miss Old block is Dirty Write Back Write old block to memory Memory Not Ready Mary Jane Irwin ( ) 7

19 حافظه ي نهان در پردازنده هاي چند هسته اي Read X Read X Core Core 2 Write to X L I$ L D$ X = 0 L I$ L D$ X = 0 X = 0 Unified (shared) L2 cache coherence problem Mary Jane Irwin ( ) 8

20 ساختار كلي يك كامپيوتر Processor Devices Control Memory Input Datapath Output Secondary Memory (Disk) Main Memory Cache Mary Jane Irwin ( ) 9

21 سلسله مراتب در حافظه ي اصلي ثبات ها و حافظه ي نهان كامپايلر يا برنامهنويس حافظهي نهان و حافظهي اصلي كنترلكنندهي حافظهي نهان حافظه ي اصلي و حافظه ي ثانويه 20

22 Virtual Memory حافظه ي مجازي حافظه ي اصلي نقشي مانند حافظه ي نهان را براي حافظه ي اصلي ايفا مي كند. مديريت آن به صورت مشترك توسط پردازنده و سيستمعامل صورت ميپذيرد. با كمك آن مي توان به گونه اي كارا و امن حافظه را بين چندين برنامه به اشتراك گذاشت. مي توان به كمك آن برنامه هايي را اجرا كرد كه داراي حجمي بيش از حجم حافظه ي فيزيكي هستند. بارگذاري برنامه در حافظه با سهولت بيش تري صورت مي گيرد. كامپيوتر معماري 2

23 حافظه ي مجازي در واقع به هر برنامه در زمان كامپايل فضايي اختصاص داده مي شود. در هنگام اجراي برنامه آدرس مجازي به آدري Program فيزيكي ترجمه ميشود. virtual address space main memory Program 2 virtual address space 22

24 ترجمه ي آدرس Virtual Address (VA) ترجمه ي آدرس با همكاري پردازنده و سيستم عامل صورت مي پذيرد. در صورتي كه داده در حافظهي اصلي نباشد fault» «page رخ ميدهد Virtual page number Page offset Translation Physical page number Page offset Physical Address (PA) 23

25 Virtual page # ترجمه ي آدرس (ادامه...) Offset Physical page # Page table register Physical page V base addr Offset Main memory Page Table (in main memory) Disk storage 24

26 ترجمه ي آدرس (ادامه...) CPU VA PA miss Translation Cache data hit Main Memory با اين حساب عمل دستيابي به حافظه نهان خيلي زمان بر خواهد شد! با كمك سخت افزار و در نظر گرفتن يك ميان گير اين مشكل برطرف مي شود. Translation Lookaside Buffer 25

27 ترجمه ي آدرس (ادامه...) Page table register Virtual page # V V 0 Physical page base addr Tag TLB Physical page base addr Main memory Page Table (in physical memory) Disk storage 26

گروه ا موزشي فرزان. ا موزش. Forefront TMG 2010

گروه ا موزشي فرزان. ا موزش. Forefront TMG 2010 نمونه ايي از كتاب الكترونيكي ا موزش Forefront TMG 2010 1 IAG UAG TMG مقايسه و قابليتهاي بين ا نها 2 سرويس TMG در دو نسخه Standard و Enterprise قابل نصب مي باشد كه مي توانيد سناريوهاي قابل پياده سازي توسط