Základné aritmeticko-logické operácie

Size: px
Start display at page:

Download "Základné aritmeticko-logické operácie"

Transcription

1 /6 Základné aritmeticko-logické operácie ritmeticko-logické operácie sa väčšinou vykonávajú v artitmeticko-logickej jednotke LJ rithmetics and Logic Unit LU, ktorá je súčasťou centrálnej procesorovej jednotky Central Process Unit CPU Resp. Central Processing Unit - hlavná vykonávacia jednotka LU Flags

2 Logické operácie Logické operácie sa uskutočňujú nad pamäťovými miestami obyčajne s registrami CPU, pričom sa operácia vykonáva so všetkými dvojicami bitov pamäťových miest. Pamäťové miesta slová môžu byť jedno a viacbajtové. Bity v slovách označujeme indexom, ktorého počiatočná hodnota je, a index narastá sprava doľava. Označovanie bitov v 8-bitovom slove v jednobajtovom slove: Bit b Nibble 4b Byte 8b = B Word B, LSB Least Significant Bit bit s najmenšou váhou MSB Most Significant Bit bit s najväčšou váhou /6

3 Pravidlá základných logických operácií pre jednobitové operandy: negácia NOT B=not ; B= logický súčin ND B B C logický súčet OR C= or B ;C= +B B C neekvivalencia OR- eclusive OR C= and B ;C=. B C= OR B ;C=a b B C Jedno alebo druhe, ale nie všetky naraz oboje, až n- z n.u nás je n= Niektoré realizácie: Práve jedno. 3/6

4 4/6 Príklady viacbitových 8-bitové operandy - bajt logických operácií negácia unárna operácia logický súčet binárna operácia logický súčin ND neekvivalencia OR OR sa tiež nazýva exluzívny súčet, súčet modulo, EOR. V jazyku C treba odlišovať &, od logických spojok && a. ] ~ [ B a b NOT B ] [ C B b a c B OR C ] & [ C B b a c B ND C ] ^ [ C B b a c B OR C

5 5/6 Použitie logických operácií negácia zmena logickej hodnoty všetkých bitov slova na opačnú logickú hodnotu nezávisle od predchádzajúcej logickej hodnoty bitu napr. kódovanie záporných čísel logický súčet vnútenie logickej jednotky do ľubovoľnej pozície v slove tzv. maskou B. Výsledok logického súčtu bude mať hodnotu v bitoch, kde má hodnotu operand B, v ostatných bitoch sa zachová pôvodná logická hodnota C B C B

6 6/6 logický súčin vnútenie log. do ľubovoľnej pozície v slove maskou B. Výsledok logického súčinu bude mať log. v bitoch, kde má log. hodnotu operand B, v ostatných bitoch sa zachová pôvodná logická hodnota neekvivalencia negácia log. hodnoty v ľubovoľnej pozícii v slove maskou B. Výsledok OR bude mať opačnú logickú hodnotu v bitoch, kde má log. hodnotu operand B, v ostatných bitoch sa zachová pôvodná logická hodnota C B C B C B C B

7 7/6 Posuny a rotácie Posuny a rotácie obsahov pamäťových miest patria medzi unárne operátory. Operácie využívajú pomocný bit príznakový bit CPU - Carry bit C. Rotácia obsahu pamäťového miesta doprava Rotácia obsahu pamäťového miesta doľava 7 C 7 C C 7 C 7

8 8/6 Logické posuny Logický posun obsahu pamäťového miesta doprava 7 C Logický posun obsahu pamäťového miesta doľava 7 C

9 9/6 ritmetické posuny ritmetický posun obsahu pamäťového miesta doprava S 6 C S = S = ritmetický posun obsahu pamäťového miesta doľava 7 6 C S = S =

10 Použitie: - cyklické testovanie obsahu bitov - vytváranie slov pri kódovaní - aritmetické posuny - aritmetický posun doprava je celočíselným delením číslom - pri n posunoch ide o celočíselné delenie číslom n 59 : 9 R a b n; celočíselný posun doľava je násobením číslom - pri n posunoch ide o násobenie číslom n * 8 a b n; /6

11 /6 Jazyk C: Operátory na manipuláciu s bitmi & logický súčin po bitoch logický súčet po bitoch ^ neekvivalencia po bitoch << posuv vľavo >> posuv vpravo ~ unárny operátor, jednotkový doplnok! negácia Treba odlišovať &, od logických spojok && a. UNárny operátor -jeden parameter, pracuje s jedným údajom BInárny operátor -dva parametre, pracuje s dvoma údajmi TERnárny operátor -tri parametre, pracuje s troma údajmi?: v jazyku C.

12 Celočíselná aritmetika Medzi základné celočíselné aritmetické operácie, ktoré realizuje LU, patria - súčet - rozdiel Všetky tieto operácie sú binárne. - násobenie - delenie Binárne číslo: Dva znaky a Znamienko mínus - Desatinná, binarna bodka. Vieme zapísať: -. =-.35 Počítač pozná len: a /6

13 Celé čísla bez znamienka k interpretujeme binárny obsah slova, ako zobrazenie dekadického čísla v pozičnej číselnej sústave so základom, ide o zobrazenie celých nezáporných čísel, t.j. celých čísel bez znamienka sú to celé čísla typu unsigned. Súčet, rozdiel čísel bez znamienka Pre súčet, rozdiel binárnych čísel platia pravidlá binárnej aritmetiky pre jednobitové slová, kde okrem výsledného bitu, treba uvažovať signalizáciu prenosu, výpožičky do, z vyššieho rádu. S B B S Modulo, OR carry C borrow 3/6

14 V prípade súčtu dvoch 8-bitových slov bude 59 8 carry v ďalšom príklade 87 8 carry /6

15 5/6 V tomto prípade došlo k požiadavke na prenos do vyššieho rádu, po skončení sčítania. LU obsahujú stavové slovo, ktorého jeden bit Carry Bit slúži na zapisovanie tejto informácie. Po vykonaní súčtu získame informáciu: pamäťové miesto nestačí svojou veľkosťou na zápis výsledku sčítania. - pri viacslovnom sčítaní musíme uvažovať hodnotu tohto bitu pri sčítaní slov vyšších rádov - v prípade súčtu celých čísel bez znamienka platí, že zároveň signalizuje tzv. pretečenie overflow vo všeobecnosti neplatí. Pretečenie znamená, že výsledok operácie nie je zobraziteľný to, čo je vo výsledku, nie je správny výsledok operácie.

16 6/6 Na realizáciu sčítania sa v LU používajú sčítačky realizované pomocou logických obvodov. Pri sčítaní na najnižšom ráde sčítanie nultého rádu sa používa polovičná sčítačka. Popis polovičnej sčítačky pomocou aritmetických operácií s a b mod c a / b a logických operácií s a b ab c a.b Polovičná sčítačka sa dá realizovať pomocou kombinačných obvodov

17 S B C S C Tri možné spôsoby realizácie polovičnej sčítačky. Oneskorenie: S = 3 a C =, 7/6

18 8/6 Vytvorenie úplnej sčítačky pomocou polovičnej sčítačky : B Cin B H 3 H 3 C S Full adder S C out H 3 C Realizácia: 9 obvodov. Oneskorenie: S = 6 a C = 5 C out S

19 9/6 Pri sčítaní na ďalších rádoch treba uvažovať prenosy z predchádzajúcich rádov C carry S C B B S I / mod i i i i i i i i c b a c c b a s i i i i i i i i i i i i i i i i i i i c b a b a c a b c b c a c a b c b a s.

20 Realizácia: obvodov Oneskorenie: S = 3 a C = /6 Možná praktická realizácia úplnej sčítačky :

21 Na sčítanie dvoch n-bitových čísel sa dajú použiť paralelná alebo sériová sčítačka, pričom sa vo všetkých stupňoch používa úplná sčítačka realizácia prenosu z predchádzajúceho sčítania Inkrementácia: nastavíme carry bit a pričítame nuly Paralelná sčítačka: C in a b a a n n b b a b st stage B C in B C in B C in B C in Full adder Full adder Full adder Full adder C out Sum C out Sum C out Sum C out Sum C out S n S S S Výsledok sa šíri sprava doľava = oneskorenie /6

22 /6 Shift register a i Shift register S sum Shift register B b i S i C in C out Shift clock N pulses per addition Q D C Carry flip-flop Sériová sčítačka: oneskorenie dané počtom taktov

23 3/6 Rozdiel čísel bez znamienka Pre odčítanie binárnych čísel platia pravidlá binárnej aritmetiky pre jednobitové slová S B B S borrow B kde okrem výsledného bitu, treba uvažovať signalizáciu výpožičky z vyššieho rádu borrow.

24 V prípade odčítania dvoch 8-bitových slov bude 87 8 borrow borrow [ ] 4/6

25 V druhom prípade je po vykonaní operácie nastavený príznak podtečenia -v prípade viacbajtového odčítania je potrebné tento príznak uvažovať - inak je výsledok nesprávny výsledok nie je zobraziteľný Hardvérovo sa dá odčítačka realizovať, ale na inom princípe, nie realizáciou pravidiel pre odčítanie. Zobrazenie záporných celých čísel Možné reprezentácie celých záporných čísel - priamy kód - inverzný - doplnkový Treba riešiť dve úlohy: Zobraziť číslo, Realizovať operáciu s týmto číslom 5/6

26 Priamy kód: MSB bit, bit s najväčšou váhou: znamienkový bit, n- bitov: absolútna hodnota čísla MSB =, kladné číslo MSB =, záporné číslo Napr.: - rozsah zobraziteľných čísel je symetrický <- n-, n- > - pri aritmetických operáciách treba vyhodnocovať znamienka - nejednoznačná nula Zložité aritmetické operácie potrebujeme sčítačku aj odčítačku nepoužíva sa 6/6

27 Inverzný kód s complement MSB bit, bit s najväčšou váhou: znamienkový bit, MSB =, kladné číslo MSB =, záporné číslo Číslo s opačným znamienkom sa vytvára inverziou bit po bite - rozsah zobraziteľných čísel je symetrický <- n-, n- > - aritmetické operácie zložité - nejednoznačná nula - kód pre n-bitové záporné číslo je vytvorený podľa vzťahu Y Y n 7/6

28 8/6 Inverzný kód s complement n = 4 x x x x x x x x Y Y n

29 9/ > pri sčítaní treba korigovať výsledok pripočítaním obsahu carry bitu k LSB

30 3/6 Doplnkový kód s complement Bit s najväčšou váhou MSB znamienkový bit, n- bitov absolútna hodnota čísla MSB =, kladné číslo MSB =, záporné číslo Číslo s opačným znamienkom sa vytvára v dvoch krokoch: inverzia bit po bite pripočítanie jednotky inkrementácia negácia

31 3/6 negácia z uvedeného vyplýva, že platí - je len jedna nula

32 3/6 - výsledok sčítania dvoch čísel s ľubovolnou kombináciou znamienok v doplnkovom kóde dáva správny výsledok bez korekcie

33 - v prípade súčtu čísel v doplnkovom kóde nastavenie carry bitu neznamená pretečenie. V prípade nerovnakých znamienkových bitov MSB pretečeniu nemôže dôjsť. Len v prípade, že MSB obidvoch operandov je rovnaké, pretečenie nastane vtedy, ak MSB výsledku sa nezhoduje s MSB operandov! Overflow MSB. MSB MSB MSB. MSB B S B MSB S Problémom je, že hodnota MSB jedného z operandov v reálnom prípade je zmenená. Preto na detekciu overflow sa používajú prenosy do vyšších rádov carry bity posledných dvoch stupňov paralelnej sčítačky Overflow c. c c. c n n n n 33/6

34 V=, C= => OK V=, C= => ERROR V=, C= => OK C + V=, C= => OK = = V MSB. MSB MSB MSB. MSB S V c B. n c c n n. cn B MSB S 34/6

35 35/ C -6 V=, C= => OK C + 67 V=, C= => ERROR V c. c c. c n n n n = = V MSB. MSB MSB MSB. MSB B S B MSB S

36 Sčítačka-odčítačka v doplnkovom kóde - kód pre n-bitové záporné číslo v doplnkovom kóde je vytvorený podľa vzťahu: Y - rozsah zobraziteľných čísel je nesymetrický < n-, n- > Y n a a a n b b b n a b C con. b it - + B C in B C in B C in B C in Full adder Full adder Full adder Full adder C out Sum C out Sum C out Sum C out Sum C out S n S S S 36/6

37 Príklad: { = } {B=-3} = {S=+5} C con. b it - B C in B C in B C in B C in Full adder Full adder Full adder Full adder C out Sum C out Sum C out Sum C out Sum C out S n S S S 37/6

38 38/6 BCD kód BCD Binary Coded Decimal dvojkovo-desiatkové kódovanie - zostáva desiatková sústava - číslice sa kódujú do binárneho kódu Existuje veľa možností kódovať dekadické číslice. Najväčší význam majú váhové kódy. Na kódovanie stačia 4 bity nevyužívajú sa všetky kombinácie. Nech d a v a v a v a v 3 3

39 39/6 by kód bol vhodný pre aritmetické operácie mal by splniť nasledovné podmienky:. Jednoznačnosť každej dekadickej číslici je priradená jednoznačne jediná štvorica binárnych číslic. ditívnosť binárny súčet kódov číslic je rovný kódu ich súčtu 3. Symetričnosť ak pre dve dekadické číslice platí: d i d 9 potom medzi číslicami platí: d a a a a d a3a a i a 3 j j 4. Usporiadanosť väčším dekadickým čísliciam sú priradené väčšie kódy možnosť porovnávania číslic 5. Párnosť párnym čísliciam zodpovedajú párne kódy, nepárnym nepárne

40 4/6 Najpoužívanejší kód je pre : v v 4 v v 8 3 Binárny kód Dekadická číslica nevyužité kódy

41 4/6 Príklad: Pre dekadické číslo 357 = BCD Pozn.: Môžeme sa stretnúť s pojmami zhustený a nezhustený zápis čísel v BCD kóde. Posledne uvedený príklad zodpovedá zhustenému zápisu. V prípade nezhusteného kódu sa každá číslica kóduje do osobitného bajtu, doplnením núl do horných štyroch bitov 357 =

42 4/6 Sčítanie a odčítanie v BCD kóde Tento kód nie je symetrický, preto pri aritmetickom sčítaní a odčítaní je treba upravovať výsledok, v prípade prenosu do vyššieho rádu, alebo výpožičke z vyšších rádov. Súčet dvoch operandov kódovaných v BCD kóde sa vykonáva rovnakým spôsobom ako súčet dvoch binárnych celých čísel, majme tri príklady : Vykonajme súčet čísel kódovaných v BCD kóde 3+45, 3+9, 7+9

43 C 68 H V tomto prípade BCD kód výsledku sčítania zodpovedá BCD kódu správneho výsledku C 4C H 56 C 5 H V prvom prípade je kód dolnej štvorice bitov nesprávny, v druhom prípade obidve číslice patria medzi správne BCD kódy, ale výsledok je nesprávny prenos do vyššieho rádu medzi bitmi 3 a 4. C = uxiliary Carry Flag 43/6

44 44/6 Po vykonaní súčtu BCD čísel treba testovať - buď prenos do vyššieho rádu z každej štvorice bitov - alebo, či kód číslice nepatrí do množiny kódov číslic až 9 - alebo je výsledná číslica správna k nastane jeden z dvoch prvých prípadov, vtedy vykonáme opravu pripočítaním čísla 6 na príslušnom ráde C 4C 6 5 H H H 56 C H H H

45 45/6 V obidvoch prípadoch sme získali po korekcii správny kód výsledku. V prípade odčítania môže nastať rovnaká situácia ako pri sčítaní, že dôjde k podtečeniu medzi štvoricami bitov alebo k nesprávnemu kódu číslice C 6 V tomto prípade vo výsledku je neplatný kód číslice s najnižšou váhou a došlo k podtečeniu medzi bitmi 3 a 4. 4

46 46/6 Súčin celých čísel bez znamienka Majme dva binárne osembitové operandy b b b b b b b b B S b b b b B a a a a

47 47/6 Príklad : * 6 * * * * k sú operandy n-bitové, výsledok bude n-bitový.

48 48/6 Súčin celých čísel so znamienkom Budeme uvažovať len čísla vyjadrené v doplnkovom kóde. Na to aby algoritmus násobenia bol použiteľný, je treba: - previesť operandy na kladné čísla, a potom - upraviť výsledok podľa výsledného znamienka súčinu a - korigovať výsledok získaný popísaným algoritmom. Majme operandy a Y, v doplnkovom kóde Y, n Y potom Y n Y n Y obrazom Y je v doplnkovom kóde Y n Y

49 49/6 potom musíme korigovať výsledok pripočítaním čísla korekcia n n Y Y n n n n čo je vlastne o n-bitov posunutý operand zobrazený v doplnkovom kóde, ktorý treba pripočítať k súčinu -Y.

50 5/6 Príklad : Majme čísla 5 a 3. Na ich zobrazenie potrebuje 5 bitov bit znamienkový a 4 bity na zobrazenie čísel 3 a 5. Výsledok násobenia týchto čísel bude bitový * Y

51 5/6 Podobná situácia nastane v prípade, že sú obidva operandy záporné n n n n Y Y n Y Y by bol výsledok správny musíme pripočítať k výsledku n. a n.y, a ignorovať jednotku v Carry Bite. korekcia n n n n n n Y Y Y Y

52 Booth-ov algoritmus lgoritmus dáva správny výsledok pre všetky kombinácie kladných a záporných operandov. V tomto prípade sa testujú dva bity násobiteľa naraz, okrem aktuálneho bitu sa testuje najbližší nižší bit môžu nastať tri situácie :. v aktuálnom bite je a nasledujúcom je potom odčítame násobenca od výsledku. v aktuálnom bite je a nasledujúcom je potom pripočítame násobenca k výsledku 3. ak sú uvedené bity rovnaké nerobíme nič 4. ak pri pripočítaní sa nastaví carry bit, ten sa ignoruje 5. ak je testované LSB násobiteľa, nižší bit sa predpokladá, že je nulový 6. pri posune medzivýsledku sa používa aritmetický posun kopíruje sa MSB 5/6

53 53/ * * C

54 54/6 95 * * C

55 55/6 Idea Booth-ovho algoritmu * * * Pri násobení namiesto piatich súčtov opernadu s medzivýsledkom násobenia, stačí jeden súčet a jeden rozdiel posunutého operandu. Dá sa ukázať podobná vlastnosť v prípade násobenia čísel kódovaných v doplnkovom kóde.

56 56/6 Podiel celých čísel bez znamienka Pre celočíselné delenie platí Y P Z Y alebo P.Y Z : :

57 57/ zvyšok P D P D P D P D P D :

58 58/6 Príznakové bity Sú súčasťou príznakového registra stavového slova procesora, ktorý agreguje okrem iného aj jednobitové informácie o výsledku aritmeticko-logickej operácie, medzi ktoré patria : - C, CY Carry signalizácia prenosu do vyššieho rádu/ výpožičky z vyššieho rádu - Z Zero príznak nuly všetky bity výsledku sú nulové - S Signum kopíruje MSB výsledku - Overflow, Parity atď. Význam príznakových bitov pri vetvení programu!!

59 59/6 Literatúra: [] Clements,: The Principles of Computer Hardware, Oxford [] Stalling, W.: Computer Organization and rchitecture, principles...,

60 6/6

61 6/6 Celočíselná aritmetika so znamienkom word: V nasledovnom príklade sú použité inštrukcie: =<< a =>> H ROL H SR L LSL L ROR Prečo v prvom príklade nie je SL namiesto ROL? Príklady: 4/ =, 3/=. Koľko je -3/?

62 H R3 L R xf5 = x53= <H> ROL = <C>, <C>=b7 H = xe H R3 <L> LSL =, <C>=b7 H = x6 L R xf5 = x53= <H> SR =, <C>=b H= <L> ROR =, <C>=b H = xf x9 6/6

Mikroprocesor. Mikroprocesor. Program. Federico Faggin, tvorca prvého mikroprocesora i4004

Mikroprocesor. Mikroprocesor. Program. Federico Faggin, tvorca prvého mikroprocesora i4004 Mikroprocesor Federico Faggin, tvorca prvého mikroprocesora i4004 Mikroprocesor Program 1. Choď z D-110 do D0A1 2. Presuň obsah z adresy 33 do košíka 3. Prines obsah košíka do D-110 4. Spracuj obsah 5.

More information

Zobrazenie čísiel v počítači

Zobrazenie čísiel v počítači Zobrazenie čísiel v počítači Celé nezáporné čísla - čísla bez znamienka dvojková sústava iné používané sústavy - šestnástková a osmičková BCD kódovanie - Binary-Coded Decimal Všetky celé čísla - čísla

More information

Aplikačný dizajn manuál

Aplikačný dizajn manuál Aplikačný dizajn manuál Úvod Aplikačný dizajn manuál je súbor pravidiel vizuálnej komunikácie. Dodržiavaním jednotných štandardov, aplikácií loga, písma a farieb pri prezentácii sa vytvára jednotný dizajn,

More information

Databázové systémy. SQL Window functions

Databázové systémy. SQL Window functions Databázové systémy SQL Window functions Scores Tabuľka s bodmi pre jednotlivých študentov id, name, score Chceme ku každému doplniť rozdiel voči priemeru 2 Demo data SELECT * FROM scores ORDER BY score

More information

Desatinné čísla #1a. Decimal numbers #1b. How much larger is 21,8 than 1,8? Desatinné čísla #2a. Decimal numbers #2b. 14 divided by 0,5 equals...

Desatinné čísla #1a. Decimal numbers #1b. How much larger is 21,8 than 1,8? Desatinné čísla #2a. Decimal numbers #2b. 14 divided by 0,5 equals... Desatinné čísla #1a Mravec išiel 5,5 cm presne na sever, potom 3,4 cm na východ, 1,8 cm na juh, 14,3 cm na západ, 1,3 cm na sever a 10,9 cm na východ. Najmenej koľko cm musí teraz prejsť, aby sa dostal

More information

Spájanie tabuliek. Jaroslav Porubän, Miroslav Biňas, Milan Nosáľ (c)

Spájanie tabuliek. Jaroslav Porubän, Miroslav Biňas, Milan Nosáľ (c) Spájanie tabuliek Jaroslav Porubän, Miroslav Biňas, Milan Nosáľ (c) 2011-2016 Úvod pri normalizácii rozdeľujeme databázu na viacero tabuliek prepojených cudzími kľúčmi SQL umožňuje tabuľky opäť spojiť

More information

CHAPTER 6 ARITHMETIC, LOGIC INSTRUCTIONS, AND PROGRAMS

CHAPTER 6 ARITHMETIC, LOGIC INSTRUCTIONS, AND PROGRAMS CHAPTER 6 ARITHMETIC, LOGIC INSTRUCTIONS, AND PROGRAMS Addition of Unsigned Numbers The instruction ADD is used to add two operands Destination operand is always in register A Source operand can be a register,

More information

Registrácia účtu Hik-Connect

Registrácia účtu Hik-Connect Registrácia účtu Hik-Connect Tento návod popisuje postup registrácie účtu služby Hik-Connect prostredníctvom mobilnej aplikácie a webového rozhrania na stránke www.hik-connect.comg contents in this document

More information

Poradové a agregačné window funkcie. ROLLUP a CUBE

Poradové a agregačné window funkcie. ROLLUP a CUBE Poradové a agregačné window funkcie. ROLLUP a CUBE 1) Poradové a agregačné window funkcie 2) Extrémy pomocou DENSE_RANK(), TOP() - Príklady 3) Spriemernené poradia 4) Kumulatívne súčty 5) Group By a Datepart,

More information

Lecture Topics. Announcements. Today: Integer Arithmetic (P&H ) Next: continued. Consulting hours. Introduction to Sim. Milestone #1 (due 1/26)

Lecture Topics. Announcements. Today: Integer Arithmetic (P&H ) Next: continued. Consulting hours. Introduction to Sim. Milestone #1 (due 1/26) Lecture Topics Today: Integer Arithmetic (P&H 3.1-3.4) Next: continued 1 Announcements Consulting hours Introduction to Sim Milestone #1 (due 1/26) 2 1 Overview: Integer Operations Internal representation

More information

Testovanie bieleho šumu

Testovanie bieleho šumu Beáta Stehlíková FMFI UK Bratislava Opakovanie z prednášky Vygenerujeme dáta Vygenerujeme dáta: N

More information

IMPLEMENTACE MODULÁRNÍ ARITMETIKY DO OBVODŮ FPGA A ASIC

IMPLEMENTACE MODULÁRNÍ ARITMETIKY DO OBVODŮ FPGA A ASIC VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ ÚSTAV MIKROELEKTRONIKY FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION DEPARTMENT OF

More information

Anycast. Ľubor Jurena CEO Michal Kolárik System Administrator

Anycast. Ľubor Jurena CEO Michal Kolárik System Administrator Anycast Ľubor Jurena CEO jurena@skhosting.eu Michal Kolárik System Administrator kolarik@skhosting.eu O nás Registrátor Webhosting Serverové riešenia Správa infraštruktúry Všetko sa dá :-) Index Čo je

More information

Databázy (1) Prednáška 08. Alexander Šimko

Databázy (1) Prednáška 08. Alexander Šimko Databázy (1) Prednáška 08 Alexander Šimko simko@fmph.uniba.sk Contents I Subqueries (poddopyty) konštrukcia WITH Section 1 Subqueries (poddopyty) Subquery (poddopyt) Použitie SELECTu na mieste, kde sme

More information

Programovanie v jazyku Python. Michal Kvasnica

Programovanie v jazyku Python. Michal Kvasnica Programovanie v jazyku Python Michal Kvasnica Organizačné detaily Prednášky aj cvičenia v 638 Povinná účasť na cvičeniach Hodnotenie: priebežné odovzdávanie zadaní (40% známky) záverečný projekt na skúške

More information

Semester Transition Point. EE 109 Unit 11 Binary Arithmetic. Binary Arithmetic ARITHMETIC

Semester Transition Point. EE 109 Unit 11 Binary Arithmetic. Binary Arithmetic ARITHMETIC 1 2 Semester Transition Point EE 109 Unit 11 Binary Arithmetic At this point we are going to start to transition in our class to look more at the hardware organization and the low-level software that is

More information

EE 109 Unit 6 Binary Arithmetic

EE 109 Unit 6 Binary Arithmetic EE 109 Unit 6 Binary Arithmetic 1 2 Semester Transition Point At this point we are going to start to transition in our class to look more at the hardware organization and the low-level software that is

More information

Binary Addition. Add the binary numbers and and show the equivalent decimal addition.

Binary Addition. Add the binary numbers and and show the equivalent decimal addition. Binary Addition The rules for binary addition are 0 + 0 = 0 Sum = 0, carry = 0 0 + 1 = 0 Sum = 1, carry = 0 1 + 0 = 0 Sum = 1, carry = 0 1 + 1 = 10 Sum = 0, carry = 1 When an input carry = 1 due to a previous

More information

Microcomputers. Outline. Number Systems and Digital Logic Review

Microcomputers. Outline. Number Systems and Digital Logic Review Microcomputers Number Systems and Digital Logic Review Lecture 1-1 Outline Number systems and formats Common number systems Base Conversion Integer representation Signed integer representation Binary coded

More information

VYLEPŠOVANIE KONCEPTU TRIEDY

VYLEPŠOVANIE KONCEPTU TRIEDY VYLEPŠOVANIE KONCEPTU TRIEDY Typy tried class - definuje premenné a metódy (funkcie). Ak nie je špecifikovaná inak, viditeľnosť členov je private. struct - definuje premenné a metódy (funkcie). Ak nie

More information

ALU Design. 1-bit Full Adder 4-bit Arithmetic circuits. Arithmetic and Logic Unit Flags. Add/Subtract/Increament/Decrement Circuit

ALU Design. 1-bit Full Adder 4-bit Arithmetic circuits. Arithmetic and Logic Unit Flags. Add/Subtract/Increament/Decrement Circuit LU Design -bit Full dder 4-bit rithmetic circuits dd/subtract/increament/decrement Circuit rithmetic and Logic Unit Flags Carry-Out, Sign, Zero, Overflow Shift and Rotate t Operations COE2 (Fall27) LU

More information

Chapter 2 Number System

Chapter 2 Number System Chapter 2 Number System Embedded Systems with ARM Cortext-M Updated: Tuesday, January 16, 2018 What you should know.. Before coming to this class Decimal Binary Octal Hex 0 0000 00 0x0 1 0001 01 0x1 2

More information

Databázy (1) Prednáška 11. Alexander Šimko

Databázy (1) Prednáška 11. Alexander Šimko Databázy (1) Prednáška 11 Alexander Šimko simko@fmph.uniba.sk Contents I Aktualizovanie štruktúry databázy Section 1 Aktualizovanie štruktúry databázy Aktualizácia štruktúry databázy Štruktúra databázy

More information

Textový formát na zasielanie údajov podľa 27 ods. 2 písm. f) zákona

Textový formát na zasielanie údajov podľa 27 ods. 2 písm. f) zákona Popis textového formátu a xsd schémy na zasielanie údajov podľa 27 ods. 2 písm. f) zákona (formu na zaslanie údajov si zvolí odosielateľ údajov) Textový formát na zasielanie údajov podľa 27 ods. 2 písm.

More information

BINARY SYSTEM. Binary system is used in digital systems because it is:

BINARY SYSTEM. Binary system is used in digital systems because it is: CHAPTER 2 CHAPTER CONTENTS 2.1 Binary System 2.2 Binary Arithmetic Operation 2.3 Signed & Unsigned Numbers 2.4 Arithmetic Operations of Signed Numbers 2.5 Hexadecimal Number System 2.6 Octal Number System

More information

Systems Programming. Lecture 2 Review of Computer Architecture I

Systems Programming.   Lecture 2 Review of Computer Architecture I Systems Programming www.atomicrhubarb.com/systems Lecture 2 Review of Computer Architecture I In The Book Patt & Patel Chapter 1,2,3 (review) Outline Binary Bit Numbering Logical operations 2's complement

More information

SIGNED AND UNSIGNED SYSTEMS

SIGNED AND UNSIGNED SYSTEMS EE 357 Unit 1 Fixed Point Systems and Arithmetic Learning Objectives Understand the size and systems used by the underlying HW when a variable is declared in a SW program Understand and be able to find

More information

The functional block diagram of 8085A is shown in fig.4.1.

The functional block diagram of 8085A is shown in fig.4.1. Lecture-13 Internal Architecture of Intel 05A The functional block diagram of 05A is shown in fig.4.1. INTA INTR RST7.5 RST5.5 RST6.5 TRAP SOD SID INTERRUPT SERIAL I/O (Internal Bus) FR(S) IR() B() C()

More information

Spôsoby zistenia ID KEP

Spôsoby zistenia ID KEP Spôsoby zistenia ID KEP ID KEP (kvalifikovaný elektronický podpis) je možné zistiť pomocou napr. ovládacieho panela, prostredíctvom prehliadača Internet Expolrer, Google Chrome alebo Mozilla Firefox. Popstup

More information

COMP 303 Computer Architecture Lecture 6

COMP 303 Computer Architecture Lecture 6 COMP 303 Computer Architecture Lecture 6 MULTIPLY (unsigned) Paper and pencil example (unsigned): Multiplicand 1000 = 8 Multiplier x 1001 = 9 1000 0000 0000 1000 Product 01001000 = 72 n bits x n bits =

More information

Digital Circuit Design and Language. Datapath Design. Chang, Ik Joon Kyunghee University

Digital Circuit Design and Language. Datapath Design. Chang, Ik Joon Kyunghee University Digital Circuit Design and Language Datapath Design Chang, Ik Joon Kyunghee University Typical Synchronous Design + Control Section : Finite State Machine + Data Section: Adder, Multiplier, Shift Register

More information

kucharka exportu pro 9FFFIMU

kucharka exportu pro 9FFFIMU požiadavky na export kodek : Xvid 1.2.1 stable (MPEG-4 ASP) // výnimočne MPEG-2 bitrate : max. 10 Mbps pixely : štvorcové (Square pixels) rozlíšenie : 1920x1080, 768x432 pre 16:9 // výnimočne 1440x1080,

More information

CHAPTER V NUMBER SYSTEMS AND ARITHMETIC

CHAPTER V NUMBER SYSTEMS AND ARITHMETIC CHAPTER V-1 CHAPTER V CHAPTER V NUMBER SYSTEMS AND ARITHMETIC CHAPTER V-2 NUMBER SYSTEMS RADIX-R REPRESENTATION Decimal number expansion 73625 10 = ( 7 10 4 ) + ( 3 10 3 ) + ( 6 10 2 ) + ( 2 10 1 ) +(

More information

Chapter 10 Binary Arithmetics

Chapter 10 Binary Arithmetics 27..27 Chapter Binary Arithmetics Dr.-Ing. Stefan Werner Table of content Chapter : Switching Algebra Chapter 2: Logical Levels, Timing & Delays Chapter 3: Karnaugh-Veitch-Maps Chapter 4: Combinational

More information

Code No: R Set No. 1

Code No: R Set No. 1 Code No: R059210504 Set No. 1 II B.Tech I Semester Regular Examinations, November 2007 DIGITAL LOGIC DESIGN ( Common to Computer Science & Engineering, Information Technology and Computer Science & Systems

More information

Code No: R Set No. 1

Code No: R Set No. 1 Code No: R059210504 Set No. 1 II B.Tech I Semester Regular Examinations, November 2006 DIGITAL LOGIC DESIGN ( Common to Computer Science & Engineering, Information Technology and Computer Science & Systems

More information

REPORT DESIGNER 1 VYTVORENIE A ÚPRAVA FORMULÁRA. úprava formulárov v Money S4 / Money S Vytvorenie formulára

REPORT DESIGNER 1 VYTVORENIE A ÚPRAVA FORMULÁRA. úprava formulárov v Money S4 / Money S Vytvorenie formulára REPORT DESIGNER úprava formulárov v Money S4 / Money S5 Informačný systém Money S4/S5 umožňuje upraviť tlačové zostavy tak, aby plne vyhovovali potrebám používateľa. Na úpravu tlačových zostáv slúži doplnkový

More information

ELCT 501: Digital System Design

ELCT 501: Digital System Design ELCT 501: Digital System Lecture 4: CAD tools (Continued) Dr. Mohamed Abd El Ghany, Basic VHDL Concept Via an Example Problem: write VHDL code for 1-bit adder 4-bit adder 2 1-bit adder Inputs: A (1 bit)

More information

ENE 334 Microprocessors

ENE 334 Microprocessors Page 1 ENE 334 Microprocessors Lecture 10: MCS-51: Logical and Arithmetic : Dejwoot KHAWPARISUTH http://webstaff.kmutt.ac.th/~dejwoot.kha/ ENE 334 MCS-51 Logical & Arithmetic Page 2 Logical: Objectives

More information

Digital Arithmetic. Digital Arithmetic: Operations and Circuits Dr. Farahmand

Digital Arithmetic. Digital Arithmetic: Operations and Circuits Dr. Farahmand Digital Arithmetic Digital Arithmetic: Operations and Circuits Dr. Farahmand Binary Arithmetic Digital circuits are frequently used for arithmetic operations Fundamental arithmetic operations on binary

More information

Rýchlosť Mbit/s (download/upload) 15 Mbit / 1 Mbit. 50 Mbit / 8 Mbit. 80 Mbit / 10 Mbit. 10 Mbit / 1 Mbit. 12 Mbit / 2 Mbit.

Rýchlosť Mbit/s (download/upload) 15 Mbit / 1 Mbit. 50 Mbit / 8 Mbit. 80 Mbit / 10 Mbit. 10 Mbit / 1 Mbit. 12 Mbit / 2 Mbit. Fiber 5 Mbit ** 5 Mbit / Mbit 5,90 Fiber 50 Mbit * 50 Mbit / 8 Mbit 9,90 Fiber 80 Mbit * 80 Mbit / Mbit 5,90 Mini Mbit* Mbit / Mbit 9,90 Klasik 2 Mbit* 2 Mbit / 2 Mbit Standard 8 Mbit* 8 Mbit / 3Mbit Expert

More information

EE 109L Review. Name: Solutions

EE 109L Review. Name: Solutions EE 9L Review Name: Solutions Closed Book / Score:. Short Answer (6 pts.) a. Storing temporary values in (memory / registers) is preferred due to the (increased / decreased) access time. b. True / False:

More information

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY FAKULTA INFORMAČNÍCH TECHNOLOGIÍ FACULTY OF INFORMATION TECHNOLOGY ÚSTAV INFORMAČNÍCH SYSTÉMŮ DEPARTMENT OF INFORMATION SYSTEMS VYTVOŘENÍ MODELU

More information

10.1. Unit 10. Signed Representation Systems Binary Arithmetic

10.1. Unit 10. Signed Representation Systems Binary Arithmetic 0. Unit 0 Signed Representation Systems Binary Arithmetic 0.2 BINARY REPRESENTATION SYSTEMS REVIEW 0.3 Interpreting Binary Strings Given a string of s and 0 s, you need to know the representation system

More information

Injntu.com Injntu.com Injntu.com R16

Injntu.com Injntu.com Injntu.com R16 1. a) What are the three methods of obtaining the 2 s complement of a given binary (3M) number? b) What do you mean by K-map? Name it advantages and disadvantages. (3M) c) Distinguish between a half-adder

More information

R10. II B. Tech I Semester, Supplementary Examinations, May

R10. II B. Tech I Semester, Supplementary Examinations, May SET - 1 1. a) Convert the following decimal numbers into an equivalent binary numbers. i) 53.625 ii) 4097.188 iii) 167 iv) 0.4475 b) Add the following numbers using 2 s complement method. i) -48 and +31

More information

Arithmetic and Logical Operations

Arithmetic and Logical Operations Arithmetic and Logical Operations 2 CMPE2c x +y + sum Or in tabular form Binary Addition Carry Out Sum B A Carry In Binary Addition And as a full adder a b co ci sum 4-bit Ripple-Carry adder: Carry values

More information

637 has a 1 s place, 10 s place and 100 s place Show how to go from *256+7* =

637 has a 1 s place, 10 s place and 100 s place Show how to go from *256+7* = 1 3 4 637 has a 1 s place, 10 s place and 100 s place Show how to go from 512+64+32+16+8+4+1 512+64+56+5 2*256+7*16+ 13 = 512+112+13 5 The base represents the number of unique symbols (decimal has 10,

More information

ELEG3923 Microprocessor Ch.6 Arithmetic and Logics

ELEG3923 Microprocessor Ch.6 Arithmetic and Logics Department of Electrical Engineering University of Arkansas ELEG3923 Microprocessor Ch.6 Arithmetic and Logics Dr. Jingxian Wu wuj@uark.edu OUTLINE 2 Arithmetic instructions Signed number operations Logic

More information

Recipient Configuration. Štefan Pataky MCP, MCTS, MCITP

Recipient Configuration. Štefan Pataky MCP, MCTS, MCITP Recipient Configuration Štefan Pataky MCP, MCTS, MCITP Agenda Mailbox Mail Contact Distribution Groups Disconnected Mailbox Mailbox (vytvorenie nového účtu) Exchange Management Console New User Exchange

More information

But first, encode deck of cards. Integer Representation. Two possible representations. Two better representations WELLESLEY CS 240 9/8/15

But first, encode deck of cards. Integer Representation. Two possible representations. Two better representations WELLESLEY CS 240 9/8/15 Integer Representation Representation of integers: unsigned and signed Sign extension Arithmetic and shifting Casting But first, encode deck of cards. cards in suits How do we encode suits, face cards?

More information

Copyright 2016 by Martin Krug. All rights reserved.

Copyright 2016 by Martin Krug. All rights reserved. MS Managed Service Copyright 2016 by Martin Krug. All rights reserved. Reproduction, or translation of materials without the author's written permission is prohibited. No content may be reproduced without

More information

ET355 Microprocessors Thursday 6:00 pm 10:20 pm

ET355 Microprocessors Thursday 6:00 pm 10:20 pm ITT Technical Institute ET355 Microprocessors Thursday 6:00 pm 10:20 pm Unit 4 Chapter 6, pp. 139-174 Chapter 7, pp. 181-188 Unit 4 Objectives Lecture: BCD Programming Examples of the 805x Microprocessor

More information

TP-LINK 150Mbps Wireless AP/Client Router Model TL-WR743ND Rýchly inštalačný sprievodca

TP-LINK 150Mbps Wireless AP/Client Router Model TL-WR743ND Rýchly inštalačný sprievodca TP-LINK 150Mbps Wireless AP/Client Router Model TL-WR743ND Rýchly inštalačný sprievodca Obsah balenia TL-WR743ND Rýchly inštalačný sprievodca PoE injektor Napájací adaptér CD Ethernet kábel Systémové požiadavky

More information

68HC11 PROGRAMMER'S MODEL

68HC11 PROGRAMMER'S MODEL 8H11 PROGRMMER'S MODEL s (,, and D) s and are general-purpose 8-bit accumulators used to hold operands and results of arithmetic calculations or data manipulations. Some instructions treat the combination

More information

Chapter 3: part 3 Binary Subtraction

Chapter 3: part 3 Binary Subtraction Chapter 3: part 3 Binary Subtraction Iterative combinational circuits Binary adders Half and full adders Ripple carry and carry lookahead adders Binary subtraction Binary adder-subtractors Signed binary

More information

VLSM a CIDR. CCNA2 Kapitola Cisco Systems, Inc. All rights reserved. Cisco Public 1

VLSM a CIDR. CCNA2 Kapitola Cisco Systems, Inc. All rights reserved. Cisco Public 1 VLSM a CIDR CCNA2 Kapitola 6 1 Trošku histórie Pred rokom 1981 IP adresy používali na špecifikáciu siete len prvých 8 bitov Rok1981, RFC 791 Zaviedol adresný priestor s tromi triedami adries Polovica 90

More information

Code No: R Set No. 1

Code No: R Set No. 1 Code No: R059210504 Set No. 1 II B.Tech I Semester Supplementary Examinations, February 2007 DIGITAL LOGIC DESIGN ( Common to Computer Science & Engineering, Information Technology and Computer Science

More information

Arithmetic Operations

Arithmetic Operations Arithmetic Operations Arithmetic Operations addition subtraction multiplication division Each of these operations on the integer representations: unsigned two's complement 1 Addition One bit of binary

More information

Constraint satisfaction problems (problémy s obmedzujúcimi podmienkami)

Constraint satisfaction problems (problémy s obmedzujúcimi podmienkami) I2AI: Lecture 04 Constraint satisfaction problems (problémy s obmedzujúcimi podmienkami) Lubica Benuskova Reading: AIMA 3 rd ed. chap. 6 ending with 6.3.2 1 Constraint satisfaction problems (CSP) We w

More information

94 CPU (CM8051) Incompatible Instruction ERRATA AND DATASHEET CLARIFICATION V1.0. Leader of Microcontroller Technology A Fabless Semiconductor Company

94 CPU (CM8051) Incompatible Instruction ERRATA AND DATASHEET CLARIFICATION V1.0. Leader of Microcontroller Technology A Fabless Semiconductor Company 94 CPU (CM8051) Incompatible Instruction ERRATA AND DATASHEET CLARIFICATION V1.0 Leader of Microcontroller Technology A Fabless Semiconductor Company Document information Info Keywords Abstract Content

More information

ENEE x Digital Logic Design. Lecture 3

ENEE x Digital Logic Design. Lecture 3 ENEE244-x Digital Logic Design Lecture 3 Announcements Homework due today. Homework 2 will be posted by tonight, due Monday, 9/2. First recitation quiz will be tomorrow on the material from Lectures and

More information

REGISTER TRANSFER LANGUAGE

REGISTER TRANSFER LANGUAGE REGISTER TRANSFER LANGUAGE The operations executed on the data stored in the registers are called micro operations. Classifications of micro operations Register transfer micro operations Arithmetic micro

More information

Binary Adders. Ripple-Carry Adder

Binary Adders. Ripple-Carry Adder Ripple-Carry Adder Binary Adders x n y n x y x y c n FA c n - c 2 FA c FA c s n MSB position Longest delay (Critical-path delay): d c(n) = n d carry = 2n gate delays d s(n-) = (n-) d carry +d sum = 2n

More information

Principle and Interface Techniques of Microcontroller

Principle and Interface Techniques of Microcontroller Principle and Interface Techniques of Microcontroller --8051 Microcontroller and Embedded Systems Using Assembly and C LI, Guang ( 李光 ) Prof. PhD, DIC, MIET WANG, You ( 王酉 ) PhD, MIET 杭州 浙江大学 2011 Chapter

More information

Obsah. SOA REST REST princípy REST výhody prest. Otázky

Obsah. SOA REST REST princípy REST výhody prest. Otázky REST Peter Rybár Obsah SOA REST REST princípy REST výhody prest Otázky SOA implementácie WEB (1990) CORBA (1991) XML-RPC (1998) WS-* (1998) SOAP RPC/literal SOAP Document/literal (2001) REST (2000) SOA

More information

Positional Number System

Positional Number System Positional Number System A number is represented by a string of digits where each digit position has an associated weight. The weight is based on the radix of the number system. Some common radices: Decimal.

More information

Arithmetic Logic Unit. Digital Computer Design

Arithmetic Logic Unit. Digital Computer Design Arithmetic Logic Unit Digital Computer Design Arithmetic Circuits Arithmetic circuits are the central building blocks of computers. Computers and digital logic perform many arithmetic functions: addition,

More information

1 Vytvorenie tabuľky

1 Vytvorenie tabuľky Základy jazyka SQL (Structured Query Language) - vyvinula IBM začiatkom 70-tych rokov - je to deklaratívny jazyk (popisuje čo urobiť, nie ako) - je súčasťou veľkých databázových systémov (Informix, Oracle,

More information

Number System. Introduction. Decimal Numbers

Number System. Introduction. Decimal Numbers Number System Introduction Number systems provide the basis for all operations in information processing systems. In a number system the information is divided into a group of symbols; for example, 26

More information

Number representations

Number representations Number representations Number bases Three number bases are of interest: Binary, Octal and Hexadecimal. We look briefly at conversions among them and between each of them and decimal. Binary Base-two, or

More information

MULTIPLICATION TECHNIQUES

MULTIPLICATION TECHNIQUES Learning Objectives EE 357 Unit 2a Multiplication Techniques Perform by hand the different methods for unsigned and signed multiplication Understand the various digital implementations of a multiplier

More information

Module 2: Computer Arithmetic

Module 2: Computer Arithmetic Module 2: Computer Arithmetic 1 B O O K : C O M P U T E R O R G A N I Z A T I O N A N D D E S I G N, 3 E D, D A V I D L. P A T T E R S O N A N D J O H N L. H A N N E S S Y, M O R G A N K A U F M A N N

More information

We are quite familiar with adding two numbers in decimal

We are quite familiar with adding two numbers in decimal Addition We are quite familiar with adding two numbers in decimal What about adding two binary numbers? If we use the two s complement method to represent binary numbers, addition can be done in a straightforward

More information

2. MACHINE REPRESENTATION OF TYPICAL ARITHMETIC DATA FORMATS (NATURAL AND INTEGER NUMBERS).

2. MACHINE REPRESENTATION OF TYPICAL ARITHMETIC DATA FORMATS (NATURAL AND INTEGER NUMBERS). 2. MACHINE REPRESENTATION OF TYPICAL ARITHMETIC DATA FORMATS (NATURAL AND INTEGER NUMBERS). 2.. Natural Binary Code (NBC). The positional code with base 2 (B=2), introduced in Exercise, is used to encode

More information

Arithmetic Logic Unit

Arithmetic Logic Unit Arithmetic Logic nit The arithmetic logic unit AL performs arithmetic, logic and shift operations. It is composed of three blocks namely the logic, arithmetic and shift blocks. Each block performs different

More information

8051 Overview and Instruction Set

8051 Overview and Instruction Set 8051 Overview and Instruction Set Curtis A. Nelson Engr 355 1 Microprocessors vs. Microcontrollers Microprocessors are single-chip CPUs used in microcomputers Microcontrollers and microprocessors are different

More information

Kinds Of Data CHAPTER 3 DATA REPRESENTATION. Numbers Are Different! Positional Number Systems. Text. Numbers. Other

Kinds Of Data CHAPTER 3 DATA REPRESENTATION. Numbers Are Different! Positional Number Systems. Text. Numbers. Other Kinds Of Data CHAPTER 3 DATA REPRESENTATION Numbers Integers Unsigned Signed Reals Fixed-Point Floating-Point Binary-Coded Decimal Text ASCII Characters Strings Other Graphics Images Video Audio Numbers

More information

A complement number system is used to represent positive and negative integers. A complement number system is based on a fixed length representation

A complement number system is used to represent positive and negative integers. A complement number system is based on a fixed length representation Complement Number Systems A complement number system is used to represent positive and negative integers A complement number system is based on a fixed length representation of numbers Pretend that integers

More information

Basic Definition INTEGER DATA. Unsigned Binary and Binary-Coded Decimal. BCD: Binary-Coded Decimal

Basic Definition INTEGER DATA. Unsigned Binary and Binary-Coded Decimal. BCD: Binary-Coded Decimal Basic Definition REPRESENTING INTEGER DATA Englander Ch. 4 An integer is a number which has no fractional part. Examples: -2022-213 0 1 514 323434565232 Unsigned and -Coded Decimal BCD: -Coded Decimal

More information

Integers II. CSE 351 Autumn Instructor: Justin Hsia

Integers II. CSE 351 Autumn Instructor: Justin Hsia Integers II CSE 351 Autumn 2016 Instructor: Justin Hsia Teaching Assistants: Chris Ma Hunter Zahn John Kaltenbach Kevin Bi Sachin Mehta Suraj Bhat Thomas Neuman Waylon Huang Xi Liu Yufang Sun http://xkcd.com/571/

More information

CHW 261: Logic Design

CHW 261: Logic Design CHW 261: Logic Design Instructors: Prof. Hala Zayed Dr. Ahmed Shalaby http://www.bu.edu.eg/staff/halazayed14 http://bu.edu.eg/staff/ahmedshalaby14# Slide 1 Slide 2 Slide 3 Digital Fundamentals CHAPTER

More information

Basic Arithmetic (adding and subtracting)

Basic Arithmetic (adding and subtracting) Basic Arithmetic (adding and subtracting) Digital logic to show add/subtract Boolean algebra abstraction of physical, analog circuit behavior 1 0 CPU components ALU logic circuits logic gates transistors

More information

Komunikačné protokoly 2005 KP 2005 #3 - IP v02.doc

Komunikačné protokoly 2005 KP 2005 #3 - IP v02.doc Smerovanie a prepájanie v sieťach Dátové siete zabezpečujú prenos dát od zdoja k cieľu. Aby mohol takýto prenos fungovať, musia byť zavedené mená a adresy. Každému koncovému bodu je priradená jednoznačná

More information

ELECTRICAL AND COMPUTER ENGINEERING DEPARTMENT, OAKLAND UNIVERSITY ECE-278: Digital Logic Design Fall Notes - Unit 4. hundreds.

ELECTRICAL AND COMPUTER ENGINEERING DEPARTMENT, OAKLAND UNIVERSITY ECE-278: Digital Logic Design Fall Notes - Unit 4. hundreds. ECE-78: Digital Logic Design Fall 6 UNSIGNED INTEGER NUMBERS Notes - Unit 4 DECIMAL NUMBER SYSTEM A decimal digit can take values from to 9: Digit-by-digit representation of a positive integer number (powers

More information

Bitwise Instructions

Bitwise Instructions Bitwise Instructions CSE 30: Computer Organization and Systems Programming Dept. of Computer Science and Engineering University of California, San Diego Overview v Bitwise Instructions v Shifts and Rotates

More information

ELECTRICAL AND COMPUTER ENGINEERING DEPARTMENT, OAKLAND UNIVERSITY ECE-2700: Digital Logic Design Winter Notes - Unit 4. hundreds.

ELECTRICAL AND COMPUTER ENGINEERING DEPARTMENT, OAKLAND UNIVERSITY ECE-2700: Digital Logic Design Winter Notes - Unit 4. hundreds. UNSIGNED INTEGER NUMBERS Notes - Unit 4 DECIMAL NUMBER SYSTEM A decimal digit can take values from to 9: Digit-by-digit representation of a positive integer number (powers of ): DIGIT 3 4 5 6 7 8 9 Number:

More information

Štruktúra údajov pre kontajner XML údajov 1. Dátové prvky pre kontajner XML údajov

Štruktúra údajov pre kontajner XML údajov 1. Dátové prvky pre kontajner XML údajov Štruktúra údajov pre kontajner XML údajov 1. Dátové prvky pre kontajner XML údajov D.4 Kontajner XML údajov (XMLDataContainer) Príloha č. 11 k výnosu č. 55/2014 Z. z. [pridaná novelou č. 275/2014 Z. z.,

More information

*Instruction Matters: Purdue Academic Course Transformation. Introduction to Digital System Design. Module 4 Arithmetic and Computer Logic Circuits

*Instruction Matters: Purdue Academic Course Transformation. Introduction to Digital System Design. Module 4 Arithmetic and Computer Logic Circuits Purdue IM:PACT* Fall 2018 Edition *Instruction Matters: Purdue Academic Course Transformation Introduction to Digital System Design Module 4 Arithmetic and Computer Logic Circuits Glossary of Common Terms

More information

Data Representation and Binary Arithmetic. Lecture 2

Data Representation and Binary Arithmetic. Lecture 2 Data Representation and Binary Arithmetic Lecture 2 Computer Data Data is stored as binary; 0 s and 1 s Because two-state ( 0 & 1 ) logic elements can be manufactured easily Bit: binary digit (smallest

More information

Digital Fundamentals

Digital Fundamentals Digital Fundamentals Tenth Edition Floyd Chapter 2 2009 Pearson Education, Upper 2008 Pearson Saddle River, Education NJ 07458. All Rights Reserved Decimal Numbers The position of each digit in a weighted

More information

CS/COE0447: Computer Organization

CS/COE0447: Computer Organization CS/COE0447: Computer Organization and Assembly Language Chapter 3 Sangyeun Cho Dept. of Computer Science Five classic components I am like a control tower I am like a pack of file folders I am like a conveyor

More information

CS/COE0447: Computer Organization

CS/COE0447: Computer Organization Five classic components CS/COE0447: Computer Organization and Assembly Language I am like a control tower I am like a pack of file folders Chapter 3 I am like a conveyor belt + service stations I exchange

More information

Abi Farsoni, Department of Nuclear Engineering and Radiation Health Physics, Oregon State University

Abi Farsoni, Department of Nuclear Engineering and Radiation Health Physics, Oregon State University Hardware description language (HDL) Intended to describe circuits textually, for a computer to read Evolved starting in the 1970s and 1980s Popular languages today include: VHDL Defined in 1980s by U.S.

More information

END-TERM EXAMINATION

END-TERM EXAMINATION (Please Write your Exam Roll No. immediately) END-TERM EXAMINATION DECEMBER 2006 Exam. Roll No... Exam Series code: 100919DEC06200963 Paper Code: MCA-103 Subject: Digital Electronics Time: 3 Hours Maximum

More information

8051 Programming: Arithmetic and Logic

8051 Programming: Arithmetic and Logic 8051 Programming: Arithmetic and Logic EE4380 Fall 2002 Class 4 Pari vallal Kannan Center for Integrated Circuits and Systems University of Texas at Dallas Topics Signed and Unsigned arithmetic Binary

More information

EEM336 Microprocessors I. Arithmetic and Logic Instructions

EEM336 Microprocessors I. Arithmetic and Logic Instructions EEM336 Microprocessors I Arithmetic and Logic Instructions Introduction We examine the arithmetic and logic instructions. The arithmetic instructions include addition, subtraction, multiplication, division,

More information

COMPUTER ARCHITECTURE AND ORGANIZATION Register Transfer and Micro-operations 1. Introduction A digital system is an interconnection of digital

COMPUTER ARCHITECTURE AND ORGANIZATION Register Transfer and Micro-operations 1. Introduction A digital system is an interconnection of digital Register Transfer and Micro-operations 1. Introduction A digital system is an interconnection of digital hardware modules that accomplish a specific information-processing task. Digital systems vary in

More information

Inf2C - Computer Systems Lecture 2 Data Representation

Inf2C - Computer Systems Lecture 2 Data Representation Inf2C - Computer Systems Lecture 2 Data Representation Boris Grot School of Informatics University of Edinburgh Last lecture Moore s law Types of computer systems Computer components Computer system stack

More information

plc numbers Encoded values; BCD and ASCII Error detection; parity, gray code and checksums

plc numbers Encoded values; BCD and ASCII Error detection; parity, gray code and checksums plc numbers - 3. 3. NUMBERS AND DATA Topics: Number bases; binary, octal,, hexa Binary calculations; s compliments, addition, subtraction and Boolean operations Encoded values; BCD and ASCII Error detection;

More information